ЭЛЕКТРОННЫЕ ПРИБОРЫ И СХЕМОТЕХНИКА

Некоммерческое  акционерное  общество

АЛМАТИНСКИЙ УНИВЕРСИТЕТ  ЭНЕРГЕТИКИ И  СВЯЗИ

Кафедра Электроники

 

 

ЭЛЕКТРОННЫЕ ПРИБОРЫ И СХЕМОТЕХНИКА

Конспект лекций

для студентов специальности

5В070300 –Информационные системы

 

 

Алматы 2013

СОСТАВИТЕЛИ: Т.М. Жолшараева и И.М. Дауренова. Электронные приборы и схемотехника. Конспект лекций для студентов специальности 5В070300 – Информационные системы. – Алматы: АУЭС, 2013. – 52 с.  

 

Конспект лекций предназначен для самостоятельного изучения курса «Электронные приборы и схемотехника». В конспекте приведены основные характеристики и параметры полупроводниковых приборов, аналоговых и цифровых устройств: диодов, транзисторов, тиристоров, оптронов, усилителей, устройств на основе усилителей и цифровых устройств. Приведены основные структурные и принципиальные схемы, временные диаграммы и описан принцип действия устройств.

Конспект лекций предназначен для студентов всех форм обучения специальности 5В070300 – Информационные системы.

Ил. 73, табл. 15, библиогр. 17 назв.

 

Рецензент: канд. техн. наук, доцент Ни А.Г.

 

Печатается по плану издания некоммерческого акционерного общества «Алматинский университет энергетики и связи» на 2013 г.

 

© НАО «Алматинский университет энергетики и связи», 2013 г.

 

Содержание

 

1 Лекция № 1. Полупроводниковые диоды                                                          4

2 Лекция № 2. Биполярные транзисторы                                                              8

3 Лекция № 3. Полевые транзисторы                                                                  12

4 Лекция № 4. Оптоэлектронные приборы                                                         16

5 Лекция № 5. Дифференциальный усилитель                                                   20

6 Лекция №6. Операционные усилители                                                            23

7 Лекция № 7. Основные логические элементы и схемы ТТЛ                          27

8 Лекция № 8.  логические схемы эмиттерно-связанной логики (ЭСЛ)  и схемы на МДП-транзисторах                                                                               31

9 Лекция № 9. Комбинационные логические схемы                                          36

10. Лекция № 10. Последовательностные логические схемы                           39

11 Лекция № 11. Регистры и счетчики                                                                44

Приложение А. Условные обозначения оптронов                                             49

Приложение Б. Условные обозначения тиристоров                                          50

Список литературы                                                                                               51

 

1 Лекция №1. Полупроводниковые диоды

Содержание лекции:

-       собственные и примесные полупроводники;

-       электронно-дырочный переход;

-       контактыметалл-полупроводник;

-       полупроводниковые диоды.

Цели лекции:

-       изучить проводимость собственных и примесных полупроводников;

-       изучить процессы в p-n-переходе в равновесном состоянии и при подаче смещения;

-       изучить контакты металл-полупроводник;

-       изучить полупроводниковые диоды.

1.1 Собственные и примесные полупроводники

 Полупроводники – это вещества, которые при комнатной температуре имеют удельное электрическое сопротивление r = 10-3 ¸ 109 Ом∙см, у проводников r < 10-3  ¸ 10-6 Ом∙см, у диэлектриков r > 109¸1018 Ом∙см.

К полупроводникам относятся элементы четвертой группы таблицы Менделеева, интерметаллические соединения, окислы, сульфиды, карбиды.

Основные отличия полупроводников от металлов в том, что сопротивление чистых полупроводников сильно зависит от температуры и при добавлении примеси в полупроводник удельное сопротивление его уменьшается.

При воздействии энергии на чистый и однородный собственный полупроводник свободные электроны и дырки  образуются парами и собственная проводимость i (intrinsic) складывается из электронной (n) и дырочной (p) i = n + p, причем n = p.   

Количество свободных электронов и дырок определяется динамическим равновесием параллельно идущих процессов – генерации и рекомбинации.

Генерация – процесс возникновения свободных пар носителей заряда  (например, если под действием теплоты – термогенерация), рекомбинация – исчезновение пар носителей при заполнении электроном вакантного уровня (дырки). Время жизни подвижных носителей – это время от генерации до рекомбинации.

В чистых полупроводниках концентрация носителей заряда – свободных электронов и дырок – в основном зависит от температуры и ширины запрещенной зоны ЕЗ. При добавлении примеси (легировании) в полупроводник число носителей заряда увеличивается. В зависимости от вида примеси преобладает либо электронная, либо дырочная проводимость.

 

1.2 Электронно-дырочный переход

Рассмотрим процессы в n-p-переходе в равновесном состоянии, то есть

при отсутствии внешнего источника напряжения (см. рисунок 1.1). Так как носители заряда совершают беспорядочное тепловое движение, то происходит их диффузия из одного полупроводника в другой. Концентрация электронов в n-слое больше, чем в p-слое, и часть электронов перейдет из n-слоя в p-слой. Одновременно наблюдается диффузионный переход дырок из p-слоя в n-слой. В результате в n-слое остается нескомпенсированный объемный заряд положительных ионов донорной примеси, а в p-слое - нескомпенсированный объемный заряд отрицательных ионов акцепторной примеси.

Между образовавшимися объемными зарядами возникает контактная разность потенциалов и электрическое поле напряженностью Ек. На потенциальной диаграмме n-p-перехода (см. рисунок 1.1б) за нулевой потенциал принят потенциал граничного слоя. В n-p-переходе возникает потенциальный барьер, препятствующий диффузионному перемещению носителей заряда. Высота барьера равна контактной разности потенциалов и обычно составляет десятые доли вольта. На (см.рисунок 1.1 б) изображен барьер для электронов, стремящихся за счет диффузии перемещаться из области n в область p.

Таким образом, в n-p-переходе вследствие ухода электронов и дырок вглубь p- и n-областей, образуется обедненный зарядами слой, называемый запирающим и обладающий большим сопротивлением в сравнении с сопротивлением остальных объемов n- и p-областей.

Если источник внешнего напряжения положительным полюсом подключить к полупроводнику p-типа и отрицательным к n-типа (прямое включение), то электрическое поле, создаваемое в n-p-переходе прямым напряжением , действует навстречу контактной разности потенциалов . Потенциальный барьер понижается до величины , уменьшается толщина запирающего слоя и его сопротивление .

Если полярность внешнего источника изменить на обратную, то потенциальный барьер возрастает до величины . В этом случае через переход могут пройти только неосновные носители: электроны из p-области в n-область и дырки во встречном направлении. Так как концентрация основных носителей заряда на насколько порядков выше концентрации неосновных, то прямые токи на несколько порядков больше обратных.  Таким образом, электронно-дырочный переход обладает свойством односторонней проводимости.

Зависимость тока через p-n переход от приложенного напряжения называется вольтамперной характеристикой (ВАХ) электронно-дырочного перехода. Она имеет вид:

I = I0 [exp (U/jT) – 1],

где I0 – обратный ток насыщения при |–U| >> jT

jT –температурный потенциал.

На рисунке 1.2 приведена ВАХ p-n перехода при различных масштабах по осям для положительных (миллиамперы) и отрицательных (микроамперы) значений токов.

При увеличении прямого напряжения Uпр прямой ток Iпр увеличивается по экспоненте, так как с увеличением Uпр снижается потенциальный барьер и увеличивается диффузия основных носителей.

Рисунок 1.2

 
Величина обратного тока зависит от температуры (на графике Т2 > Т1), причем при |Uобр| >> jT  ток I0 не зависит от обратного напряжения, а обусловлен концентрацией неосновных носителей заряда.

Основные параметры p-n перехода:

 а) сопротивление по постоянному току и по переменному току (дифференциальное);

б) барьерная ёмкость (обусловлена наличием зарядов ионов в запирающем слое в условиях равновесия и при обратном смещении перехода) и диффузионная (обусловлена изменением зарядов в переходе за счёт инжекции основных носителей при прямом смещении);

в) температурная зависимость обратного тока.

В p-n переходе возможны пробои – резкое уменьшение обратного сопротивления и резкое возрастание обратного тока при незначительном увеличении напряжения. Различают два вида пробоя:

а) тепловой – в результате недостаточного теплоотвода, когда рассеиваемая мощность на переходе больше мощности отводимой. Пробой необратим, прибор выходит из строя;

б) электрический пробой связан с увеличением напряженности в запирающем слое.

Электрический пробой подразделяется на два вида:

а) лавинный пробой заключается в размножении носителей в сильном электрическом поле за счёт ударной ионизации;

б) туннельный пробой (зенеровский) – в полупроводниках с высокой концентрацией примеси под действием напряженности поля возникает туннельный эффект, т.е. просачивание электронов сквозь потенциальный барьер (если толщина барьера мала) без затраты дополнительной энергии. Туннельный эффект возможен при обратном и небольшом прямом напряжениях, пока дно зоны проводимости ниже потолка валентной зоны.

 

1.3 Контакты металл-полупроводник

 

Они используются в полупроводниковой электронике либо в ка­честве омических (невыпрямляющих) контактов с областями полупроводниковых приборов, либо в качестве выпрямляющих контак­тов. Структура и свойства таких контактов зависят от соотношения работ выхода металла и полупроводника. Потенциальный барьер в приконтактном слое, равный разности работ выхода металла и полупроводника (jк = jМjn), называют барьером Шоттки, а диоды, использующие эти барьеры, – диодами Шоттки или диодами с барьером Шоттки (ДБШ).

Важной особенностью барьеров Шоттки по сравнению с р-n-переходом является отсутствие инжекции неосновных носителей. Эти переходы «работают» на основных носителях, поэтому у них отсут­ствует диффузионная емкость, связанная с накоплением и рассасы­ванием носителей, и выше быстродействие.

Особенностью переходов с барьером Шотки является то, что их ВАХ ближе всего к экспоненциальной ВАХ идеализированного р-n-перехода, а прямое напряжение меньше (примерно на 0,2 В), чем в р-n-переходах.

 

 1.4 Полупроводниковые диоды

 

Полупроводниковый диод – это полупроводниковый прибор с двумя выводами, принцип действия которого основан в основном на использовании свойств р-n перехода. (Но есть диоды без использования р-n-перехода).

Рисунок 1.3

 
Например, в выпрямительном диоде используется свойство униполярной проводимости. Диод предназначен для преобразования переменного тока в постоянный. Основной характеристикой выпрямительного диода является его вольт-амперная характеристика. На рисунке 1.3 приведены ВАХ р-n-перехода (1) или теоретическая и диода (2) или реальная. В точке А происходит тепловой пробой. В преобразовательных и импульсных диодах используется нелинейность ВАХ р-n-перехода. В стабилитронах используется  лавинный пробой, при котором напряжение на нем постоянно при изменении тока в широких пределах. В туннельных и обращенных диодах используется туннельный эффект; в варикапах - барьерная емкость; в фотодиодах - зависимость тока от облучения; в светодиодах - излучательная рекомбинация, в диодах Шоттки – барьер Шоттки, обладающий односторонней проводимостью и высоким быстродействием. Полупроводниковые диоды обозначаются следующим образом:

Выпрямительный ; стабилитрон; туннельный ; обращенный; варикап ; диод Шоттки ; двусторонний

стабилитрон; светодиод    ; фотодиод .                                                                                 

 

 

 

 

 

 

 

 

 

2 Лекция №2.  Биполярные транзисторы

Содержание лекции:

-  устройство и принцип действия биполярного транзистора;

-  схемы включения транзисторов;

-  основные параметры и статические характеристики транзистора в   схеме с общим эмиттером;

-  зависимость коэффициента усиления транзистора от частоты.

Цели лекции:

-   изучить устройство и принцип действия транзистора;

-       изучить режимы работы транзистора и модуляцию базы;

-       изучить схемы включения транзистора;

-       изучить статические характеристики транзистора.

 

2.1 Устройство биполярного транзистора

 

Биполярный транзистор – это полупроводниковый триод с двумя взаимодействующими p-n переходами, усилительные свойства которого обусловлены явлениями инжекции и экстракции носителей заряда. Они способны усиливать электрическую мощность и предназначены для усиления, генерирования и преобразования электрических колебаний. Биполярными они называются, так как играют роль оба типа носителей: электроны и дырки.

Рисунок 2.1

 
 Транзистор имеет три слоя, соответственно три электрода и два p-n перехода (см. рисунок 2.1). Площадь между n1-p намного меньше, чем между p-n2. Структура транзистора несимметрична. Слой, сильно легированный с меньшей площадью, служащий для инжекции носителей в базу, называется эмиттером (Э). Слой с большей площадью, служащий для экстракции носителей из базы и собирающий эти носители, называется коллектором (К). Средний слой, управляющий движением носителей от эмиттера к коллектору, называется базой (Б).

Рисунок 2.2

 
Через базу осуществляется также связь двух  p-n переходов, которые называются соответственно эмиттерным (ЭП) и коллекторным (КП) переходами. Взаимодействие переходов обеспечивается очень малой толщиной базы между переходами (несколько десятков микрометров). Транзисторы с однородной базой называются бездрейфовыми, с неоднородной – дрейфовыми. В зависимости от последовательности расположения типов слоев полупроводника различают транзисторы n-p-n-  (см. рисунок 2.2,а) и  p-n-p (см. рисунок 2.2,б)- типов. 

В микросхемах главным образом используются n-p-n- типа, а p-n-p-типа –в сочетании с n-p-n, и пара называется комплементарной.

В зависимости от напряжения смещения переходов, различают три режима включения: активный, отсечки и насыщения.

 Если в прямом направлении включен ЭП, а КП – в обратном, то такой режим называется нормальным активным или усилительным. В инверсном активном режиме ЭП смещен в обратном направлении, а КП – в прямом.

В режиме отсечки оба перехода смещены в обратном направлении, и транзистор заперт. В режиме насыщения оба перехода смещены в прямом направлении, т.е. открыты.

 

2.2 Принцип действия транзистора в активном усилительном режиме

Рисунок 2.3

 
В активном нормальном режиме, как показано на рисунке 2.3, ЭП смещается в прямом направлении, а КП – в обратном. В результате снижения потенциального барьера электроны из эмиттера диффундируют через ЭП в базу (инжекция электронов), а дырки – из базы в эмиттер. В базе повышается концентрация электронов.

КП смещен в обратном направлении, за счет этого усиливается экстракция электронов из базы в коллектор, то есть в базе на границе с коллектором уменьшается концентрация электронов. В базе создается градиент концентраций электронов, поэтому электроны диффундируют от ЭП к КП.

Примерно 1% инжектированных в базу электронов рекомбинирует с дырками. Остальные 99% идут к коллектору, попадают в ускоренное поле КП и втягиваются в коллектор (экстракция электронов). Для нейтральности базы из нее во внешнюю цепь по выводу уходит часть электронов, равная рекомбинировавшей, которая и создает ток базы. Коэффициент передачи тока эмиттера в цепь коллектора, где -электронная составляющая коллекторного тока, -ток эмиттера.  Для реальных структур: .

Сопротивление ЭП мало (сотни омов), а сопротивление КП составляет сотни килоом. Если в коллекторную цепь последовательно включить сопротивление нагрузки , оно не повлияет на режим работы транзистора, но на сопротивлении можно снять большое напряжение.

Включение в цепь эмиттера источника переменного сигнала Ес вызывает изменение числа инжектируемых в базу неосновных носителей заряда и соответствующее изменение тока эмиттера и коллектора в такт с Ес. На нагрузке  будет выделяться усиленное напряжение с частотой, равной частоте входного сигнала, но при этом напряжение выходного сигнала намного больше входного сигнала Ес. Таким вот образом происходит усиление сигнала.

Рисунок 2.4

 
Ток коллектора , где – тепловой ток коллекторного перехода.

КП из-за обратного смещения большой и сосредоточен в базе. При изменении  - коллекторного напряжения изменяется ширина КП и, следовательно, толщина базы w тоже. Модуляция толщины  базы w представляет собой зависимость толщины базы w от напряжения на коллекторе  . Это приводит к зависимости коэффициента передачи тока  от коллекторного напряжения  ; к барьерной емкости КП добавляется диффузионная емкость, так как происходит изменение заряда вблизи перехода; к изменению частотных свойств транзистора: если увеличивается , уменьшается толщина базы w, уменьшается время пролета электронов в базе и увеличивается граничная частота транзистора.

 

2.3 Схемы включения транзисторов

 

В зависимости от того, какой из выводов транзистора является общим между источником сигнала на входе и выходной цепью транзистора, существуют три основные схемы включения транзистора в электрическую цепь: с общей базой (ОБ, см. рисунок 2.4,а), с общим эмиттером (ОЭ, см. рисунок 2.4,б), с общим коллектором (ОК, см. рисунок 2.4,в).

 

2.4 Статические характеристики транзистора с общим эмиттером

 

Входной характеристикой транзистора, включенного по схеме с ОЭ, является зависимость входного тока Iб от напряжения Uбэ, Iб =f(Uбэ) при заданном напряжении Uкэ (см.рисунок 2.5,а). При Uкэ =0 тепловой ток Iк0 в цепи коллектора отсутствует и зависимость IБ =f(Uбэ) соответствует ВАХ р-n–перехода,  включенного в прямом направлении. При Uкэ>0 в цепи коллектора появляется ток -Iк0, направленный навстречу току Iб. Для компенсации этого тока в цепи базы нужно создать ток Iб= Iк0, приложив соответствующее напряжение Uбэ. Это приводит к смещению входной характеристики вправо вниз.

Выходная характеристика – это зависимость Iк = f(Uкэ) при заданном токе Iб (см. рисунок 2. 5,б);

а) кривая  совпадает с обратной ветвью p-n перехода;

Рисунок 2.5

 
б) кривая при Iб = 0 соответствует режиму с оборванной базой. Через транзистор течет ток:  Iк0с – сквозной ток коллектора. Iк0С > Iк0, т.к. течет не только I к0, но и Iэр.

Ток коллектора для схемы с ОЭ:  Iк = .

Схема с ОЭ универсальна, имеет усиление по току, напряжению и мощности. Недостатками схемы с ОЭ являются сильная зависимость параметров от температуры, хуже линейность характеристик и  ниже рабочая частота

 

2.5 Зависимость коэффициента усиления транзистора от частоты

 

На низких частотах распределение концентрации электронов в базе равномерно уменьшается от эмиттера к коллектору.

Рисунок 2.6

 
На высоких частотах  идет диффузия носителей не только к коллектору, но и в обратную сторону, т.е. к эмиттеру. Коэффициент передачи тока уменьшается. Частота , при которой коэффициент передачи тока a уменьшается в  раз (3 дБ) по сравнению с  на низких частотах, называется граничной усиления (см. рисунок 2.6).

В дрейфовом транзисторе  перенос неосновных носителей заряда в базе происходит в основном за счет дрейфа в электрическом поле. Поле же создается из-за неравномерной начальной концентрации примесей в базе, экспоненциально уменьшающейся от эмиттера к коллектору. Например, в n-p-n-транзисторе из-за градиента концентрации акцепторной примеси дырки диффундируют от эмиттерного перехода к коллекторному. Создается избыток положительных зарядов у КП за счет дырок, а у ЭП создается нескомпенсированный заряд из отрицательных ионов. В базе создается электрическое поле Е, ускоряющее движение электронов от эмиттера к коллектору со скоростью в 2…5 раз большей, чем диффузия. Граничная частота усиления транзистора увеличивается в 2…5 раз.

 

3 Лекция №3. Полевые транзисторы

 

Содержание лекции:

- устройство и принцип действия полевого транзистора с управляющим p-n-переходом и с изолированным затвором;

- основные параметры и статические характеристики транзистора;

-  приборы с зарядовой связью.

Цели лекции:

- изучить устройство и принцип действия полевого транзистора;

- изучить основные параметры и характеристики транзистора;

-  изучить приборы с зарядовой связью.

 Полевой транзистор – это униполярный полупроводниковый прибор, работа которого основана на модуляции сопротивления полупроводника поперечным электрическим полем (полевой). Делятся на транзисторы с управляемым p-n переходом (ПТУП) и с изолированным затвором (МДП, МОП).

 

3.1 Полевые транзисторы с управляющим p-n переходом

 

 Унитрон – полевой транзистор плоской конфигурации (см. рисунок 3.1), цилиндрический называется текнетроном.  Истоком (И) называется электрод, от которого начинают движение (истекают) основные носители заряда в канале. Электрод, к которому движутся (стекают) носители заряда, называется стоком (С). Управляющее напряжение прикладывается к третьему электроду – затвору (З). Проводящий канал изолирован от затвора p-n переходами, смещенными в обратном направлении. По каналу между электродами стока и истока протекает ток основных носителей.

Допустим :

а) если , образуется равномерный р-п переход, чем больше напряжение |Uзи |, тем шире переход и уже проводящий канал;

б) если напряжение  не равно нулю, то ширина канала неравномерна из-за падения напряжения на сопротивлении канала от тока стока Ic. В точке а напряжение равно Uа=Uзи, в точке б – Uб = Uзи + Uси. Сечение канала сужается от истока к стоку. Принцип работы транзистора с управляющим р-п  переходом основан на изменении сопротивления канала за счет изменения под действием обратного напряжения ширины области р-п  перехода, обедненной носителями заряда. При увеличении Uзи увеличивается р-п переход в сторону канала, поперечное сечение канала уменьшается, уменьшается ток стока. При большом напряжении затвора Uзи канал смыкается, ток стремится к нулю. Это напряжение Uзи между затвором и истоком называется напряжением затвора отсечки Uзо.

Основными характеристиками транзистора являются стокозатворная     Ic = f(Uзи) при Uси = const (см. рисунок 3.2,а) и стоковые или выходные характеристики Ic = f(U) при Uзи = const (см. рисунок 3.2,б). На выходных характеристиках можно выделить две области: область 1 крутого изменения тока (линейный омический участок характеристики) и область П (нелинейный пологий, рабочий участок), соответствующую режиму насыщения. При увеличении U ток стока увеличивается по закону Ома. С некоторого момента (U= Ucи нас) наступает насыщение (в точке А). Наступает своеобразное динамическое равновесие: увеличение тока стока вызывает увеличение падения напряжения на р-п переходе и сужение канала, которое уменьшает ток стока. Сужение идет в сторону стока. Сечение при этом минимально. Последующее увеличение U не  уменьшает сечение, а увеличивает длину узкого участка сечения, называемого «коридор» или «горловина». Поэтому ток стока постоянный. В точке В напряжение стока достигает напряжения пробоя перехода. При дальнейшем увеличении U увеличивается ток стока, и прибор может выйти из строя. При увеличении Uзи (следовательно, при меньших первоначальных сечениях) процессы аналогичны, но сужение канала наступает раньше, это приводит к более раннему выходу на участок насыщения. Ток стока ограничен на более низком уровне.

 
Крутизна стокозатворной характеристики S=|Ucи=соnst. Выходное сопротивление (см. рисунок 3.2,б)   |Uзи=const; коэффициент усиления равен |Uзи=const, который связан с крутизной характеристики и выходным сопротивлени-ем уравнением μ=Ri∙S.

Рисунок 3.2

3.2 Полевые транзисторы с изолированным затвором

В полевых транзисторах с изолированным затвором электрод затвора изолирован от полупроводниковой области канала слоем диэлектрика.  Эти транзисторы имеют структуру “металл-диэлектрик-полупроводник” и называются кратко МДП-транзисторами. Если в качестве диэлектрика используется оксид кремния, то их называют также МОП-транзисторами. Сопротивление канала изменяется за счет изменения концентрации подвижных носителей в поверхностном (подзатворном) слое полупроводника под действием внешнего электрического поля, которое создается напряжением на затворе. Затвор – это металлический электрод, который отделен от поверхности полупроводника слоем тонкой диэлектрической пленки. Наличие пленки позволяет подавать на затвор либо положительное, либо отрицательное напряжение. Ток через затвор в обоих случаях отсутствует. Транзисторы подразделяется на два класса:

а) со встроенным (проводящим) каналом;

б) с индуцированным (непроводящим) каналом.

3.2.1 Полевой транзистор со встроенным каналом.

Структура транзистора приведена на рисунке 3.3.

Здесь р+ –- область с повышенной концентрацией примесей; Д – диэлектрик; Ме металл; И – исток; С– сток; З – затвор.

При Uси ≠ 0 и  = 0 течет ток стока Iс.

При <0 в канал притягиваются дырки. Это режим обогащения, ток Iс растет.

При >0 от затвора отталкиваются дырки – режим обеднения, ток Iс снижается.

3.2.2 Транзистор с индуцированным каналом (см. рисунок 3.4).

В этом транзисторе отсутствует структурно выраженный канал.

При =0 ,, так как отсутствует проводимость между стоком и истоком. Здесь имеет место два встречно включенных р-п перехода.

При Uз > 0 электроны притягиваются  к поверхности . Режим обеднения не применяется. При Uз<0 к поверхности притягиваются дырки и образуется индуцированный канал К, по которому течет ток.

Наиболее широко используется транзистор с индуцированным р-каналом из-за простоты изготовления.

Полевые транзисторы успешно применяют в различных усилительных и переключающих устройствах, их часто используют в сочетании с биполярными транзисторами. Основными преимуществами полевых транзисторов являются высокое входное сопротивление, малые шумы, простота изготовления, отсутствие в открытом состоянии остаточного напряжения между стоком и истоком.

 

3.3 Приборы с зарядовой связью

 

Прибор с зарядовой связью (ПЗС) имеет МДП-структуру. Принцип действия основан на переносе зарядов (зарядовых пакетов), т.е. на генерации и накоплении неосновных носителей в потенциальных ямах и продвижении этих носителей вдоль границы полупроводник-диэлектрик вместе с потенциальной ямой. При подаче порогового напряжения Uзи пор = 2…4 В индуцируется равномерный обеднённый слой под диэлектриком.

При напряжении хранения UХР=10…15 В образуется более глубокий обеднённый слой под затвором – потенциальная яма, туда стекаются неосновные носители от истока. Состояние такого обеднения областей под затворами сохраняется в течение так называемого времени релаксации — времени, которое необходимо для перехода приповерхностного слоя под затворами из состояния обеднения в состояние инверсии.

На следующем такте – такте переноса зарядового пакета – происходит смена напряжений затворов – режим передачи заряда от одного затвора к следующему вдоль цепочки. К следующему соседнему затвору прикладывается более низкое напряжение Uперен=20…25В, под которым образуется более глубокая потенциальная яма. Заряд перетекает туда и т.д..

 Таким образом, ПЗС – это прибор, который хранит и передает введенную в него информацию в виде зарядовых пакетов.

Условные обозначения транзисторов приведены в таблице 3.1

 

Т а б л и ц а 3.1

Наименование прибора

Обозначение

Полевой транзистор с управляющим р-п  переходом с n-каналом

Полевой транзистор с управляющим р-п  переходом с p-каналом

Полевой транзистор с изолированным затвором со встроенным n‑каналом

Полевой транзистор с изолированным затвором со встроенным p‑каналом

Полевой транзистор с изолированным затвором с индуцированным n‑каналом

Полевой транзистор с изолированным затвором с индуцированным p‑каналом


4 Лекция №4. Оптоэлектронные приборы

 

Содержание лекции:

 

- элементная база оптоэлектроники;

- световоды, источники света, фотоприемники;

- оптроны;

- переключательные полупроводниковые приборы.

Цели лекции:

- изучить световоды;

- изучить устройство и принцип действия светодиода;

- изучить устройство и принцип действия фотодиода;

- изучить устройство и принцип действия оптронов;

- изучить устройство и принцип действия динисторов и тиристоров.

 

4.1 Элементная база оптоэлектроники

 

Оптоэлектроника – область электроники, занимающаяся вопросами преобразования оптических сигналов в электрические и наоборот. Оптоэлектроника (ОЭ) возникла на стыке трех наук – физики твёрдого тела, оптики и электроники. Элементную базу ОЭ составляют: источники света, оптические среды (световоды) и фотоприемники.

 

4.2 Световоды

 

Световоды – пучки тончайших нитей из прозрачного стекла, по которым свет распространяется в результате многократного внутреннего отражения от стенок. Через стекловолокно толщиной примерно нескольких микрон может быть передано более ста оптических сигналов с незначительными потерями. Если волокна изготовлены с примесью определенных химических элементов, то они могут усиливать световой сигнал.

 

4.3 Источники света (ИС)

 

Принцип действия ИС основан на использовании индуцированного излучения и электролюминесценции.

Индуцированное излучение осуществляется под действием внешних фотонов. Излучатели, работающие на этом принципе, – лазеры (аббревиатура от слов: light amplification by stimulated emission of radiation – усиление света за счёт индуцированного излучения).

4.3.1 Светодиод.

В основе работы светодиода лежит излучательная рекомбинация в p-n- переходе. При прямом смещении инжектированные неосновные носители вблизи перехода рекомбинируют в базе с основными. При этом излучаются кванты света. Излучение может быть в инфракрасной, видимой и ультрафиолетовой частях спектра.

 

4.4 Фотоприёмники

 

 В фотоприемнике или фотоэлектрическом приборе происходит преобразование лучистой энергии в электрическую.

Строится на трех основных фотоэлектрических явлениях: внутреннем и внешнем фотоэффекте и  фотоэффекте в запирающем слое

Рассмотрим фотодиод – фотоэлектронный прибор, в основу работы которого положен фотоэффект в запирающем слое, возникает ЭДС в p-n переходе под действием светового потока.

Имеет структуру обычного p-n перехода. Изготавливается из германия или кремния. При облучении происходит ионизация атомов исходного вещества в p-n переходе. Увеличивается собственная электропроводность, т.е. количество пар электронов и дырок.

Фотодиод может включаться без и с внешним источником:

а) без внешнего источника – называется вентильным или фотогенераторным режимом;

б) при наличии внешнего источника питания Евн – фотодиодным или фотопреобразовательным режимом.

Вольт-амперная характеристика I=f(U)|Ф= const приведена на рисунке 4.1.Здесь в IV квадранте отражен генераторный режим –образуется фотоэдс:

1) при I = 0 (режим холостого хода) U = jф – фотоэдс;

2) при U = 0 (режим короткого замыкания) течет ток Iкз;

3) при RH ¹ 0 ток I = jф / RH.

В III квадранте отражен фотодиодный режим. При Ф = 0 характеристика совпадает с обратной ветвью выпрямительного диода (темновой режим). С увеличением Ф увеличивается фототок IФ. Общий ток Iобщ равен сумме I0 - обратного тока и IФ -фототока Iобщ=I0+IФ.

В I квадранте – при Ф = 0 ВАХ, как у выпрямительного диода.

Фотодиод включается в обратном направлении (так как IФ и Iобр  соизмеримы), а фототок не отличить на фоне прямого тока.

Рисунок 4.1

 
Фотодиоды применяются для регистрации слабых низкочастотных световых сигналов, при преобразовании световой энергии в электрическую (солнечные батареи, источники питания), в автоматике, фотометрии, при контроле наличия источников излучения и др.

 

4.5 Оптроны

 

Элементарный оптрон – пара с фотонной связью.

Оптрон - это активный элемент, сочетающий источник  света и согласованный с ним фотоприемник, в котором внешний электрический сигнал преобразуется в оптический, усиливается, затем снова преобразуется в электрический, либо наоборот, но обязательно коэффициент усиления должен быть больше единицы.

Основное достоинство – возможность разделения входной и выходной цепей, т.е. имеет место гальваническая  или оптическая развязка.

Оптроны подразделяются на два вида:

а) оптрон с внешней фотонной связью и внутренней электрической;

б) оптрон с внутренней фотонной связью и с внешней электрической. Оптроны используются для преобразования, усиления, генерирования, формирования электрического сигнала и т.д.

В основном в качестве источника света в оптронах используется светодиод инжекционный. Спектр излучения зависит от материала изготовления и различается типом фотоприемника. Условные обозначения оптронов приведены в приложении А.

 

4.6 Переключательные полупроводниковые приборы

 

К переключательным полупроводниковым приборам относятся тиристоры, однопереходные и лавинные транзисторы. Тиристоры – это многослойные переключающие структуры с двумя устойчивыми состояниями равновесия. Имеют 4 или более p-n слоев и 3 или более p-n переходов.

Делятся на:

а) неуправляемые тиристоры – двухэлектродные – динисторы или диод-тиристоры;

б) управляемые тиристоры – управляются по одному из средних электродов – тринисторы или триод-тиристоры.

Приборы с выводом от всех четырех электродов с управлением по средним электродам – тетрод-тиристор.

4.6.1 Динистор.

Рисунок 4.2

 
 На рисунке 4.2 приведена структура динистора. Здесь p1, n2 – эмиттеры, n1, p2 – базы, П1, П3 – эмиттерные переходы, П2 – коллекторный переход. П1 и П3 смещены в прямом, П2 – в обратном направлении. Почти всё внешнее напряжение U падает на переходе П2. Через прибор течет ток I = Iко запертого коллекторного перехода.

При увеличении  до  на П2 развивается  ударная ионизация и лавинный пробой, образуются новые пары носителей. Полем П2 электроны отбрасываются в n1-базу., а дырки в р2-базу. Концентрация основных носителей в базах увеличивается. Электроны в n1-базе, подходя к левому ЭП ‑ П1, нейтрализуют положительный заряд ионов, уменьшая потенциальный барьер. Это увеличивает поток дырок из р1 в n1, затем через П2. Аналогичные процессы происходят с правым П3  переходом. Увеличивается поток электронов. Процесс развивается лавинообразно.

Ток через П2 и весь прибор увеличивается. Через П2 протекает суммарный ток:

,

где М – коэффициент умножения;

α1, α3 – коэффициенты передачи тока от П1 и П3 к П2.

Так как токи через все три перехода одинаковы и равны внешнему, то можно записать

                      I = .                                                                          (4.1)

Здесь α = α1 + α3 – суммарный коэффициент передачи тока от обоих эмиттеров к коллектору.

Обычно базы изготавливаются разной толщины: Р2 –  толстая, w › L (диффузионная длина) и коэффициент передачи тока α3 ‹‹ 1, n1 – тонкая, w ‹ L, α1 ≈1.

Выражение (4.1) является ВАХ в неявном виде, т. к. М=f(U).

 По (4.1) построена ВАХ динистора (см. рисунок 4.3). Недостатком динистора является невозможность управления моментом включения. Этот недостаток устранен в тринисторе, который имеет дополнительный вывод от управляющего электрода, от n1 или р2. (см.рисунок 4.4). Поэтому возможно управление моментом включения прибора.

Рисунок 4.3

 
На рисунке 4.5 приведена ВАХ тиристора. Здесь Iу ‑ ток управления, при Iy0 характеристика совпадает с характеристикой динистора. Изменяя Iу, можно менять Uвкл  независимо от внешнего напряжения.

С увеличением Iу увеличивается α, Мα = 1 наступает раньше при меньшем Uвкл. При некотором Iу участок отрицательного сопротивления исчезает и получается спрямленная характеристика.

Используются разновидности:

Рисунок 4.5

 

Рисунок 4.4

 
а) запираемые триодные тиристоры – запираются при подаче через управляющий электрод короткого импульса Uобр на эмиттерный переход;

б) симисторы или симметричные тиристоры проводят ток в оба направления.

Условные обозначения тиристоров приведены в приложении Б.

 

5 Лекция №5. Дифференциальный усилитель

 

Содержание лекции:

– дифференциальный усилитель;

– дифференциальный усилитель с генератором стабильного тока;

– дифференциальный усилитель с динамической нагрузкой.

 

Цели лекции:

– изучить дифференциальный усилитель;

– изучить режимы работы дифференциального усилителя;

– изучить влияние синфазного сигнала, уменьшение его влияния в дифференциальном усилителе с генератором стабильного тока (ДУ с ГСТ), особенности ГСТ;

– изучить дифференциальный усилитель с динамической нагрузкой.

 

5.1 Дифференциальный усилитель

 

5.1.1 Схема дифференциального усилителя (ДУ).

Дифференциальный усилитель (см. рисунок 5.1) усиливает разность входных сигналов, который называется дифференциальным сигналом. Строится на биполярных или полевых транзисторах.

ДУ представляет собой параллельно-балансный каскад – два УПТ с общей эмиттерной нагрузкой Rэ, т.е. сбалансированный мост. Плечи моста:  Rк1 = Rк2 и транзисторы VT1  и VT2, которые должны быть идентичны.

Рисунок 5.1

 
В одну диагональ включено питание, в другую – нагрузка Rн. Питание каскада осуществляется от двух источников Eк = Eэ, т.е. суммарное напряжение питания . С помощью  уменьшается  потенциал эмиттеров VT1  и VT2 относительно общей точки, при этом отпадает необходимость согласования потенциалов.

На дискретных транзисторах трудно получить абсолютную симметрию, поэтому качественные ДУ строятся на интегральных схемах.

 

5.1.2 Режимы работы дифференциального усилителя (ДУ).

Рассмотрим режимы работы ДУ:

а) режим покоя (источники входных сигналов закорочены на землю) , следовательно .

В свою очередь , тогда можно сделать вывод, что .

Оба транзистора работают в активном режиме. Текут токи покоя , которые создают на Rк1 и Rк2 одинаковое падение напряжения, следовательно, ,  снимается с Rн  .

В схеме не нужен источник компенсирующей ЭДС для согласования потенциалов и уменьшается дрейф нуля (наличие сигнала на выходе при отсутствии его на входе).

Рассмотрим дрейф, например, от нестабильности напряжения питания. Допустим, увеличилось Ек, очевидно увеличиваются токи коллекторов , напряжения коллекторов изменятся на одну и ту же величину  и        Δ;

б) режим с входными сигналами. Сигнал можно подавать тремя способами:

 1) входной сигнал подан между базами Тогда , . Приращения токов коллектора 0<, приращения напряжений

0>; . Изменение тока коллектора вызывает изменение тока эмиттера  0<, общий ток эмиттера  , следовательно,  – ток эмиттера постоянный, , ;

2) сигнал подается на один из входов ДУ, а другой вход заземляется. Входы называются дифференциальными:

   тогда ,  

 ток эмиттера постоянный за счет обратной связи по постоянной составляющей. Следовательно, , ,    ;

3) сигналы поданы на оба входа  и  от двух независимых источников. Здесь справедлив принцип суперпозиции.

, где K – коэффициент усиления ДУ.

Выходной сигнал можно снимать между коллекторами (симметричный выход) или с одного из коллекторов (несимметричный выход).

 

5.2 Дифференциальный усилитель с генератором стабильного тока

 

Синфазный сигнал  – это сигнал, действующий  одновременно на обоих входах, например, сигнал вследствие изменения напряжения питания, температуры и др., т.е. это помеха, влияние которой надо ослабить. Для уменьшения действия синфазного сигнала (СС) необходимо стабилизировать ток эмиттера. Допустим, на оба входа действует  СС. Он стремится увеличить токи коллектора, а их сумма есть ток эмиттера, который является постоянным.  Поэтому ток коллектора не увеличивается,  и  не изменяются. Вместо  целесообразно ставить источник тока или генератор стабильного тока (ГСТ) на транзисторах, имеющего небольшое  сопротивление  по постоянному току и большое –  по переменному (см. рисунок 5.2).

В схему ГСТ входят: транзистор VT3, диод VD, резисторы R1, R2 и R3 и источник питания Еэ. Ток Iэ определяет сумму токов Iэ1 и Iэ2 для транзисторов VT1 и VT2, а задается он от ГСТ на VT3 (схема с общей базой). Его выходное сопротивление намного больше Rэ в схеме рисунка 8.2. Смещение на базу VT3 подается через делитель R1, R2, VD. Диод VD необходим для термокомпенсации. Выполняется условие R1>> R2, Rэ. Ток через R1 постоянный, так как R1 большое и от температуры не зависит. В свою очередь: .

При повышении температуры увеличивается ток эмиттера Iэ3. Одновременно уменьшается сопротивление диода VD, увеличивается ток  и уменьшается ток , равный I1I2. Ток Iк3 = a Iб3 также  уменьшится. Таким образом, ток эмиттера дифференциального усилителя Iэ поддерживается стабильным.

Можно получить ток эмиттера Iэ  аналитическим путем:

, т.е. ток Iэ зависит от температуры незначительно, что и требуется от ГСТ.

 

5.3 Разновидности схем дифференциальных усилителей

 

Основными задачами разработки разновидностей схем ДУ является увеличение коэффициента усиления усилителя и увеличение входного сопротивления.

Используются следующие разновидности схем ДУ:

а) на входах ДУ ставятся составные транзисторы (пара Дарлингтона), у которых гораздо выше входное сопротивление и коэффициент передачи тока равен произведению коэффициентов передачи тока обоих транзисторов;

б) на входах ДУ ставятся эмиттерные повторители, у которых входное сопротивление сотни килоомов;

в) ДУ с полевыми транзисторами на входах;

г) ДУ с динамической нагрузкой.

 

5.4 Дифференциальный усилитель с динамической нагрузкой

Для увеличения коэффициента усиления усилителя  необходимо увеличить коллекторную нагрузку. В ИС используется динамическая нагрузка, т.е. вместо резисторов  и  ставятся транзисторы 3 и 4, которые имеют низкое сопротивление по постоянному току и высокое – по переменному. Транзисторы 3 и 4 имеют полярность, противоположную к основным (см. рисунок 5.3).

Рисунок 5.3

 
Транзисторы VT1 и VT2 (n-p-n-типа) – основные, транзисторы 3 и 4 (p-n-p-типа) – коллекторная нагрузка. Эти транзисторы соединены коллекторами. Транзистор 3 используется в диодном включении. В эмиттерной цепи ставится генератор стабильного тока (ГСТ) для уменьшения влияния синфазного сигнала на работу схемы.

Вход ДУ – дифференциальный, выход однотактный.

Транзисторы 3 и 4 включены по схеме токового зеркала – отражателя токов. Ток IК1, протекая через 3, создает одинаковое смещение на базах транзисторов . Поэтому , а является током . Следовательно, . 4 повторяет изменения токов VT1, т.е.  полностью повторяет, поэтому 3 и 4 называется токовым зеркалом.

Ток на выходе ДУ усиливается в b раз и удваивается.

Выходное напряжение ДУ , где  - входное сопротивление последующего каскада.

Коэффициент усиления: ДУ. При   .

Так как  может быть несколько сотен килоом, коэффициент усиления ДУ по напряжению может достигать нескольких сотен и тысяч.

Таким образом, отражатель токов позволяет получить высокий коэффициент усиления по напряжению и удвоить сигнал на однотактном выходе.

 

6 Лекция №6. Операционные усилители

 

Содержание лекции:

 – назначение и основные параметры операционных усилителей;

– двухкаскадный операционный усилитель.

 

Цели лекции:

– изучение основных параметров и характеристик усилителей;

– изучение работы двухкаскадного операционного усилителя;

 

6.1 Назначение и основные параметры операционных усилителей

 

Операционный усилитель – универсальный усилитель постоянного тока с дифференциальным входом и однотактным выходом.

Идеальный ОУ имеет следующие параметры:

-    коэффициент усиления по напряжению;

-    входное сопротивление;

-    выходное сопротивление .

Такие характеристики позволяют применять глубокую обратную связь (ОС), и свойства ОУ определяются только параметрами элементов цепи ОС. Используя различные ОС, можно осуществлять различные математические операции. Поэтому усилители были названы операционными.

Условное обозначение ОУ приведено на рисунке 6.1.

Здесь:

- вход 1 – неинвертирующий вход, т.е. выходной сигнал совпадает по фазе с входным;

- вход 2 – инвертирующий вход, т.е. выходной сигнал в противофазе с входным;

- выход – однотактный;

п и ‑Еп выводы двух источников питания Еп или двуполярного источника.

Реальные ОУ обычно имеют  большое число выводов для подключения внешних цепей.

Основные параметры реальных ОУ:

а) коэффициент усиления диффе-ренциального сигнала:

Рисунок 6.1

 
;

б)  коэффициент усиления синфазного сигнала  ;

в) коэффициент ослабления синфазного сигнала ОУ в децибелах ;

г) входное сопротивление Rвх обычно порядка 400 кОм (может достигать от десятков кОм до десятков МОм);

д) выходное сопротивление Rвых = 20 ¸2000 Ом;

е) амплитудно-частотная характеристика (АЧХ) – зависимость коэффициента усиления от частоты (линеаризованная характеристика в логарифмическом масштабе – диаграммма Боде) приведена на рисунке 6.2,а.

Двухкаскадный ОУ имеет два излома АЧХ (каждый каскад вносит один излом);

Рисунок 6.2

 
ж) фазочастотная характеристика (ФЧХ) ОУ – зависимость фазы сигнала от частоты  (см. рисунок 6.2,б). Каждый каскад на высоких частотах вносит фазовый сдвиг, равный минус . ФЧХ запаздывает на , где n – число каскадов ОУ.

и)  ‑ частота единичного усиления, т.е. частота, при которой коэффициент усиления равен единице;

к) амплитудная характеристика или характеристика передачи сигнала – зависимость выходного напряжения от входного  приведена на рисунке 6.3. Обычно ;

 

 

 

 

 

 

 

 

 

 

 

Рисунок 6.3

 

л) если при Uвх = 0 также и Uвых = 0, имеет место баланс ОУ.

В реальных ОУ внутри схемы может иметь место разбаланс, из-за которого появляется  при Uвх = 0 (см. рисунок 6.4);

м) U вхсмещ нуля или начальное смещение ‑ это постоянное напряжение, подаваемое на один из входов, чтобы выходное напряжение стало равным нулю. (см. рисунок 6.4). Оно примерно равно 1...3 мВ;

н) разность входных токов  ‑ 5…50 нА;

п) диапазон допустимых синфазных напряжений – это максимальное одинаковое напряжение на обоих входах, чтобы ОУ не вошел в насыщение или отсечку – 3…13 В;

р) скорость нарастания выходного напряжения при подаче на вход перепада примерно равна 0,1…10 В/мкс.

 

Рисунок 6.4
6.2 Схема-модель двухкаскадного операционного усилителя

 

Схема представлена на рисунке 6.5.

Входной дифференциальный усилитель построен на транзисторах VT1 ¸ VT4. Основные транзисторы VT1 и VT2p-n-p-типа. Динамическая нагрузка  (транзисторы VT3 и VT4 ‑ n-p-n-типа) представляет собой токовое зеркало или отражатель токов (см. п. 5.4). ДУ с токовым зеркалом имеет дифференциальный вход и однотактный выход. ГСТ1 в эмиттерной цепи служит для стабилизации эмиттерного тока и уменьшения дрейфа напряжения. Каскад обеспечивает требуемые входные параметры ОУ.

Рисунок 6.5

 
Второй каскад, построенный на составном транзисторе VT5 и VT6 по схеме с общим эмиттером, является усилителем амплитуд. Обеспечивает необходимый коэффициент усиления по напряжению ОУ. В качестве нагрузочного сопротивления каскада служит источник тока ГСТ2. Емкость СК »30pF ‑ для коррекции частотной характеристики. Диоды VD1 и VD2 для создания смещения начальной рабочей точки в выходном каскаде.

В выходной каскад входят: комплементарная пара транзисторов VT7    (n-p-n-типа) и VT8 (p-n-p-типа), диоды VD1 и VD2, генератор стабильного тока ГСТ2, транзистор VT6.. Выходной каскад является двухтактным усилителем мощности класса АВ. Делитель напряжения, состоящий из ГСТ2, VD1, VD2 и VT6, создает смещение рабочей точки транзисторов VT7 и VT8. Причем . Необходимое начальное смещение, как было уже сказано, задается диодами VD1 и VD2. Эти же диоды обеспечивают температурную стабилизацию режима покоя выходного усилителя.

При отсутствии сигнала на входе ОУ UВХ = 0 ток через нагрузку IН = 0. Через транзисторы VT7 и VT8 течет небольшой начальный ток, обусловленный смещением плюс UVD1 на транзисторе VT7 и минус UVD2 – на транзисторе VT8. Диоды включены в прямом направлении и всегда открыты, так как даже при подаче положительного перепада напряжения  с коллектора VT6.за счет источников напряжения питания + Еп1 и ‑ Еп2 на аноды диодов подано более положительное напряжение, чем на катоды. Можно считать, что базы обоих транзисторов закорочены по переменному току, так как сопротивление диодов по переменной составляющей близко к нулю. Транзисторы VT7 и VT8 открыты поочередно. При подаче с коллектора VT6 положительного перепада напряжения транзистор VT8 запирается, а VT7 – отпирается. Ток течет по цепи: + Еп1, кэVT7, Rн, ‑ Еп1. При подаче с коллектора VT6 отрицательного перепада напряжения транзистор VT7 запирается, а VT8 – отпирается. Ток течет по цепи: + Еп2, Rн, кэVT8, ‑ Еп2.

 

6.3 Внешние цепи

 

В операционных усилителях используются внешние цепи:

а)     цепи коррекции частотной характеристики – частотно-зависимые RC-цепи;

б)    цепи балансировки для установки нулевого напряжения на выходе при нулевом входном;

в)     цепи защиты:

  1) от пробоя на входе при высоком входном напряжении;

  2) от короткого замыкания на выходе включается последовательно резистор примерно 400 Омов;

  3) от переполюсовки источника питания при неправильной полярности включения;

  4) от перенапряжения источника питания;

г) цепи обратной связи.

 Обычно в ОУ используется отрицательная обратная связь для уменьшения коэффициента усиления, а также для создания схем с заданными функциями. См.[9]

 

7 Лекция №7. Основные логические элементы и схемы ТТЛ

 

Содержание лекции:

- основные логические операции и логические элементы

- основные параметры логических интегральных микросхем

- схемы ТТЛ ‑ транзисторно-транзисторной логики.

Цели лекции:

- изучить  основные логические операции и логические элементы;

- изучить  основные параметры логических интегральных микросхем;

- изучить схемы ТТЛ.

 

7.1 Основные логические операции и логические элементы

 

Логические функции ‑ функции, которые принимают два значения: F=0, если сообщение ложное, F=1, если сообщение истинное.

Логические операции описывают связь между логическими функциями.

Электрические схемы, реализующие элементарные логические операции, называются логическими элементами (ЛЭ).

Существуют 3 простейшие логические операции НЕ, ИЛИ, И:

а) операция НЕ - логическое отрицание, инверсия.  (F равно не А).

Рисунок 7.1

 
ЛЭ, выполняющий операцию НЕ, называется инвертором (см. рисунок 7.1);

б) операция ИЛИ ‑ логическое сложение, дизъюнкция:

F=АÚВ, либо F=А+В (F есть А или В).

Рисунок 7.2

 
ЛЭ, выполняющий операцию ИЛИ, называется сборкой или дизъюнктором (см. рисунок 7.2);

       в) операция “И”- логическое умножение или конъюнкция:

F=AB (F есть А и В); F=AÙB.

Рисунок 7.3

 
Логический элемент, выполняющий операцию И, называется схемой совпадения, или конъюнктором (см. рисунок 7.3).

Этот набор элементов И, НЕ, ИЛИ называется основным базисом или основной функционально полной системой элементов. Т.е. с помощью только этих элементов можно создать любую логическую схему.

Более широко в схемотехнике используются элементы других базисов ‑ двухступенчатые ИЛИ-НЕ, И-НЕ:

а) стрелка Пирса, или отрицание дизъюнкции, или операция ИЛИ-НЕ:

А¯В = .

Рисунок 7.4

 
Условное обозначение приведено на рисунке 7.4. Логический элемент называется элементом Пирса;

         б) штрих Шеффера, или отрицание конъюнкции, или операция И-НЕ

А½В = . Условное обозначение приведено на рисунке 7.5. Логический элемент называется элементом Шеффера.

Рисунок 7.5

 
С помощью только одного типа микросхем ИЛИ-НЕ, либо И-НЕ можно построить любую логическую схему, т.е. каждая из них является основным базисом.

Самым распространенным является элемент Шеффера И-НЕ.

Также широкое применение нашли многоступенчатые логические элементы:

а) 2И-ИЛИ-НЕ, выполняющее операцию . Условное обозначение приведено на рисунке 7.6;

Рисунок 7.6

 
б) исключающее ИЛИ, или сумма по модулю два, или функция неравнозначности имеет вид

F =

Это означает, что F равно либо A, либо B. Логический элемент исключающее ИЛИ иногда называют элементом типа «что-нибудь, но не все». Символ  (псевдоплюс) означает, что входы А и В связаны логической функцией исключающее ИЛИ.

Из алгебры логики известно:

  ; .

 

Т а б л и ц а 7.1

А

В

АВ

0

0

0

0

1

1

1

0

1

1

1

0

Таблица истинности для элемента исключающее ИЛИ приведена в таблице 7.1.

Из таблицы видно, что если на какой-либо из входов (но не на все) подана логическая единица, то на выходе также появляется единица. Условное обозначение элемента неравнозначности приведено на рисунке 7.7,а. Поскольку этот элемент выполняет операцию сложения по модулю 2, то его обозначают так же, как на рисунке 7.7,б;

Рисунок 7.7

 

в) исключающее ИЛИ-НЕ, или функция равнозначности имеет вид: .

Это означает, что F равно инверсии либо A, либо B.

Таблица истинности для элемента исключающее ИЛИ-НЕ приведена в таблице 7.2. Условное обозначение элемента приведено на рисунке 7.8.

Т а б л и ц а 7.2

А

В

0

0

1

0

1

0

1

0

0

1

1

1

 

 

Рисунок 7.8

 
 

 

 

Алгебра логики является алгеброй состояний и позволяет:

а) описывать работу электронного устройства в виде логических функций;

б) от уравнений переходить к электронным схемам;

в) синтезировать оптимальные схемы.

Порядок выполнения операций: НЕ ‑ И – ИЛИ. Операции деления и вычитания не используются, могут использоваться скобки.

Кроме аксиом алгебры логики, для преобразования функций широко используются формулы де Моргана ; .

 

7.2 Логические интегральные схемы:

7.2.1 Основные параметры логических интегральных микросхем:

а)     входное U1вх  и выходное U1вых  напряжение логической единицы – значение высокого уровня напряжения на входе и выходе микросхемы;

б)  входное U0вх  и выходное U0вых  напряжение логического нуля значение низкого уровня напряжения на входе и выходе микросхемы;

в)    входной I1вх  и выходной I1вых  токи логической единицы, входной I0вх и выходной I0вых  токи логического нуля;

г)   логический перепад сигнала:;

д)    пороговое напряжение Uпор вх – напряжение на входе, при котором состояние микросхемы изменяется на противоположное;

е) статическая помехоустойчивость – максимально допустимое напряжение статической помехи по высокому U1пом и низкому U0пом уровням входного напряжения, при котором еще не происходят изменения уровня выходного напряжения микросхемы;

и) средняя потребляемая мощность Pпотр ср = (P0потр + Р1потр)/2 , где P0потр и Р1потр – мощности, потребляемые микросхемой в состоянии соответственно логического нуля и единицы на выходе;

к)  коэффициент объединения по входу Коб, показывающий, какое число аналогичных логических ИМС можно подключить к входу данной схемы, и определяющий максимальное число входов логической ИМС;

л)  коэффициент разветвления  по выходу Кразв, показывающий, какое количество аналогичных нагрузочных микросхем можно подключить к выходу данной ИМС, и характеризующий нагрузочную способность логической ИМС.

7.2.2 Схемы ТТЛ ‑ транзисторно-транзисторной логики.

Базовый элемент ТТЛ (транзисторно-транзисторной логики) выполняет логическую операцию И-НЕ (см. рисунок 7.9). При низком уровне сигнала (логический 0) хотя бы на одном из входов многоэмиттерного транзистора, последний находится в состоянии насыщения, а VT1 закрыт. Многоэмиттерный транзистор (МЭТ) имеет несколько эмиттеров, один коллектор и одну базу, причем эмиттеры между собой не взаимодействуют.

 На выходе схемы присутствует высокий уровень напряжения (логическая единица). При высоком уровне сигнала на всех входах МЭТ работает в активном инверсном режиме (эмиттерный переход смещен в обратном направлении, а коллекторный – в прямом), VT1 находится в состоянии насыщения. На выходе схемы низкий уровень сигнала, т.е. ноль.

Низкая нагрузочная способность или малый коэффициент разветвления данного ТТЛ объясняется следующим образом. Через R2, при запертом транзисторе VT1, текут входные токи нагрузочных элементов, и, если их много, увеличивается падение напряжения на коллекторной нагрузке R2. Уменьшается  напряжение на коллекторе VT1, т.е. значение верхнего логического уровня, нарушается. Этот недостаток устранен в ТТЛ со сложным инвертором, так как на выходе инвертора стоит эмиттерный повторитель, усиливающий ток. Кроме того, в схеме ТТЛ со сложным инвертором постоянная заряда нагрузочной емкости существенно уменьшается, так как емкость СН заряжается через выходное сопротивление эмиттерного повторителя. За счет этого повышается быстродействие.

Разновидности схем ТТЛ см. в [9].

8 Лекция №8. Логические схемы эмиттерно-связанной логики

(ЭСЛ) и схемы на МДП-транзисторах

 

Содержание лекции:

- особенности схем ЭСЛ;

- переключатель тока;

- логические элементы на МДП;

- логические элементы на КМДП.

Цели лекции:

- изучить особенности схем ЭСЛ;

- изучить переключатель тока;

- изучить схемы ЭСЛ;

- изучить логические схемы на МДП.

 

8.1 Особенности схем ЭСЛ

Цифровые микросхемы эмиттерно-связанной логики имеют более высокое быстродействие, чем схемы ТТЛ (даже ценой большей рассеиваемой мощности), достигшее в настоящее время субнаносекундного диапазона, так как:

а) исключается насыщение транзисторов (время рассасывания избыточных носителей заряда t рас = 0);

б) в схеме применяются эмиттерные повторители (ЭП), ускоряющие процесс заряда емкости нагрузки, так как выходное сопротивление эмиттерного повторителя Rвых мало, ток выходной большой;

в) меньше логический перепад .

Наличие парафазного выхода дает возможность снимать прямые и инверсные значения, что позволяет уменьшить число используемых микросхем.

В отличие от простых схем ТТЛ, можно объединять выходы нескольких элементов ЭСЛ для расширения логических возможностей.

 

8.2 Переключатель тока

Особенность ЭСЛ заключается в том, что схема логического элемента строится на основе интегрального дифференциального усилителя (ДУ) в ключевом режиме (токовый ключ), выполненный на двух транзисторах (см. рисунок 8.1), которые могут переключать ток и при этом никогда не входят в режим насыщения. Дифференциальным усилителем называют усилитель, предназначенный для усиления разности двух входных сигналов. При этом полученное выходное напряжение не должно зависеть от абсолютного значения входных сигналов, а также от температуры окружающей среды и других факторов:

,

где Ку — коэффициент усиления усилителя.

Рисунок 8.1

 
На базу одного из транзисторов, например, VTоп, подано некоторое постоянное опорное напряжение: Uоп.                          .

Изменение напряжения, подаваемого на вход UВХ ниже или выше Uоп, приводит к перераспределению постоянного тока эмиттера Iэ, заданного токостабилизирующим резистором Rэ, между транзисторами VT1 и VTоп.

При этом транзисторы не входят в режим насыщения, и, следовательно, в ключе принципиально отсутствует интервал времени рассасывания их неосновных носителей.

Существенный недостаток данной схемы — выходное сопротивление выходов велико, что не позволяет обеспечить высокое быстродействие схемы. Для снижения выходного сопротивления к коллекторным выходам подключают эмиттерные повторители. Для получения нескольких логических входов используют один пороговый транзистор и несколько параллельно включенных входных транзисторов.

Функционально схема ЭСЛ состоит из трех узлов:

а) токового переключателя на транзисторах;

б) источника опорного напряжения, включающего параметрический стабилизатор и эмиттерный повторитель;

.

 
в) выходных эмиттерных повторителей.

Условное обозначение ЭСЛ имеет вид

 

8.3 Логические элементы на полевых транзисторах

8.3.1 Логические элементы на МДП.

Рассмотрим логические элементы НЕ, ИЛИ-НЕ, И-НЕ:

а) схема инвертора на МДП приведена на рисунке 8.2.

 Транзистор VT1 работает в ключевом режиме, VT2 – всегда в активном. VT2 является нелинейной нагрузкой.

При запертом VT1 транзистор VT2 ‑ в активном режиме, ближе к насыщению, при насыщенном VT1 транзистор VT2 – в активном, ближе к отсечке.

При подаче на вход х низкого уровня напряжения VT1 запирается, VT2 близок к насыщению, на выходе ключа высокий уровень напряжения. При подаче на вход х высокого уровня напряжения VT1 отпирается, VT2 близок к отсечке, на выходе ключа низкий уровень напряжения. Выполняется операция ;

б) в двухвходовой схеме ИЛИ-НЕ (см. рисунок 8.3) входные транзисторы VT1 и VT2 соединены параллельно. Если хотя бы на один из входов подан высокий уровень напряжения, соответствующий транзистор отпирается, и на выходе схемы будет низкий уровень. И только при подаче на все входы схемы низкого уровня транзисторы VT1 и VT2 запрутся, и на выходе появится высокий уровень. Выполняется операция ;

в) в двухвходовой схеме И-НЕ (см. рисунок 8.4) входные транзисторы VT1 и VT2 соединены последовательно. Если хотя бы на один из входов подан низкий уровень напряжения, соответствующий транзистор запирается, ток через входные транзисторы не течет, и на выходе схемы будет высокий уровень. И только при подаче на все входы схемы высокого уровня уровень. И только при подаче на все входы схемы высокого уровня транзисторы VT1 и

 

 

 

 

 

Рисунок 8.3                                                                     Рисунок 8.4

VT2 откроются, течет ток, и на выходе будет низкий уровень. Выполняется операция .

8.3.2 Логические элементы на КМДП.

Рисунок 8.5

 
Основу микросхем КМДП составляет ключевой каскад на двух соединенных стоками МДП-транзисторах VT1 и VT2 (см. рисунок 8.5) с различными типами проводимости. Транзистор VT1 имеет канал с проводимостью n-типа; VT2 канал с проводимостью р-типа. На соединенные вместе затворы подается входной сигнал x. Для КМДП принято, чтобы единица отображалась высоким уровнем, а ноль –  низким.

Напряжение питания Е положительной полярности может составлять от 3 до 15 В. Напряжение низкого уровня для микросхем КМДП равно 0,001 В, а напряжение высокого уровня практически равно напряжению питания.

При подаче на вход напряжения высокого уровня транзистор VT1 открывается, а транзистор VT2акрывается. На выходе устанавливается напряжение низкого уровня. При подаче на вход напряжения низкого уровня транзистор VT1 закрыт, а транзистор VT2 открыт. Напряжение источника питания через открытый транзистор VT2 подается на выход каскада — это реализует логическую функцию НЕ.

Рисунок 8.6

 
Следует отметить одну важную особенность КМДП-ключа и интегральных микросхем на его основе — в статическом режиме потребляемая от источника питания мощность меньше на несколько порядков по сравнению с мощностью самых маломощных логических элементов ТТЛ и ТТЛШ. Это объясняется тем, что в статическом режиме один из транзисторов закрыт и, следовательно, ток через ключ не проходит.

Рисунок 8.6

 
Схема логического элемента ИЛИ-НЕ на основе КМДП-ключа приведена на рисунке 8.6. Если на оба входа поданы сигналы низкого уровня, то транзисторы VT3 и VT4 будут открыты, так как имеют канал с проводимостью р-типа, а транзисторы VT1 и VT2 — закрыты, так как имеют канал с проводимостью n-типа. Таким образом, на выходе установится напряжение высокого уровня (логическая единица). При подаче напряжения высокого уровня хотя бы на один из входов соответствующий транзистор VT3 или VT4 закроется, т.е. ток через них не течет, а транзистор VT1 или VT2 соответственно откроется. На выходе установится напряжение низкого уровня (логический ноль). Видно, что данная схема реализует логическую функцию ИЛИ—НЕ.

Рисунок 8.7

 
Устройство базового элемента И—НЕ как бы обратно устройству элемента ИЛИ—НЕ: параллельно соединены транзисторы с каналами р-типа, а последовательно — с каналами п-типа (см. рисунок 8.7). Работа данной схемы абсолютно идентична работе элемента ИЛИ—НЕ с тем исключением, что напряжение низкого уровня на выходе устанавливается только при одновременной подаче на оба входа элемента напряжения высокого уровня, а во всех остальных случаях на выходе будет присутствовать напряжение высокого уровня. Действительно, при одновременной подаче на входы x1 и x2 напряжения высокого уровня транзисторы VT1 и VT2 открываются, а транзисторы VT3 и VT4 закрываются. На выходе устанавливается напряжение низкого уровня (логический ноль). При подаче хотя бы на один из входов напряжения низкого уровня один из параллельно включенных транзисторов VT3 или VT4 открывается, а соответст­вующий ему комплементарный транзистор (VT1 или VT2) закрывается. На выход в этом случае через соответствующий открытый транзистор передается напряжение источника питания.

На выходе устанавливается напряжение высокого уровня (логическая единица).

9 Лекция №9. Комбинационные логические схемы

 

Содержание лекции:

– дешифратор. Общие сведения;

– синтез матричного дешифратора;

– шифратор;

– мультиплексор;

– демультиплексор.

Цели лекции:

– изучение работы дешифратора;

– изучение синтеза матричного дешифратора;

– изучение работы шифратора;

– изучение работы мультиплексора

– изучение работы демультиплексора.p

 

9.1 Дешифратор

 

9.1.1 Общие сведения.

Комбинационная логическая схема (КЛС) – это логическая схема, в которой  сигнал на выходе схемы зависит только от комбинации входных сигналов в данный момент времени. К КЛС относятся дешифратор, шифратор, мультиплексор, демультиплексор.

Дешифратор – это многовыходная КЛС, в которой каждой комбинации переменных на входе соответствует единичный сигнал только на одном из выходов.

Двоичные дешифраторы преобразуют двоичный код в код «1 из k».

В ЭВМ используется дешифратор для дешифрации номера такта, адреса запоминающей ячейки, для коммутации каналов.

Имеет n входов и k выходов.

Рисунок 9.1

 
Входы дешифратора обозначаются двоичными весами разряда 1,2,4,8…, выходы – номерами наборов, вызывающих их возбуждение – . На рисунке 9.1 приведено условное обозначение трехразрядного двоичного дешифратора. В дешифрато-ре иногда выполняется операция стробирования, разрешающая выработку выходных сигналов  с определенным интервалом времени. Например, введением дополнительных входов (на рисунке 9.1 вход С).  Дешифратор называется полным, если k =2n , т.е. реализует все минтермы (для каждой комбинации на входе есть выходная шина). Неполный дешифратор k<2n , если часть входных наборов не используются.  

9.1.2 Синтез матричного дешифратора.

Матричный дешифратор – это простое объединение k раздельно реализованных [n,1] полюсников, выходная функция которых равна какому-либо минтерму.

Допустим, необходимо синтезировать дешифратор n=3 (трехразрядный), имеющего k =23 =8 выходов.

В таблице 9.1 приведена таблица истинности:

 

Т а б л и ц а 9.1

Х3

Х2

Х1

F0

F1

F2

F3

F4

F5

F6

F7

0

0

0

0

1

0

0

0

0

0

0

0

1

0

0

1

0

1

0

0

0

0

0

0

2

0

1

0

0

0

1

0

0

0

0

0

3

0

1

1

0

0

0

1

0

0

0

0

4

1

0

0

0

0

0

0

1

0

0

0

5

1

0

1

0

0

0

0

0

1

0

0

6

1

1

0

0

0

0

0

0

0

1

0

7

1

1

1

0

0

0

0

0

0

0

1

Собственные функции имеют вид:

F0 = ;  F1 = ;  F2 = ;  F3 = ;

F4 = ;  F5 = ;  F6 = ;  F7 = .

Реализация дешифратора на логических элементах И представлена на рисунке 9.2.

Дешифрация осуществляется только при подаче сигнала строба С.

Достоинства:

− простота построения;

− высокое быстродействие.

Рисунок 9.2

 
Матричные дешифраторы целесообразно применять при использовании ИС от 4 до 8 разрядов.

 

9.2 Шифратор

 

Шифратор (СД)  выполняет функцию, обратную функции дешифратора.

Двоичный шифратор – КЛС, преобразует код «1 из N» в двоичный. При наличии «1» на одном из входов, появляется n-элементная комбинация на выходе, соответствующая номеру возбужденного входа.      

Шифратор применяется  для ввода данных с клавиатуры, для преобразования в двоичный код номера нажатой кнопки и т.д. Условное обозначение шифратора приведено на рисунке 9.3. Полный двоичный шифратор имеет Nвх =2n – входов, где n- число выходов, неполный Nвх<2n.

Например, построим неполный шифратор «10-4». В таблице 9.2 приведена таблица истинности работы шифратора. По таблице 9.2 составим собственные функции:

x1=F1+F3+F5+F7+F9 x2=F2+F3+F6+F7;  x3=F4+F5+F6+F7x4=F8+F9    и построим схему шифратора (см. рисунок 9.4).

Т а б л и ц а 9.2

№вх.

Выходы

Fi

x4

x3

x2

x1

F0

0

0

0

0

F1

0

0

0

1

F2

0

0

1

0

F3

0

0

1

1

F4

0

1

0

0

F5

0

1

0

1

F6

0

1

1

0

F7

0

1

1

1

F8

1

0

0

0

F9

1

0

0

1

 

 

 

 


Рисунок 9.3                                                            Рисунок 9.4

 

9.3 Мультиплексор

 

         Мультиплексор – многовходовая КЛС с одним выходом, подключает единственную общую выходную шину к одному из входов в зависимости от управляющего сигнала, заданного двоичным кодом. Мультиплексор применяется для преобразования параллельного кода в последовательный, сравнения кодов и т.д.

В сериях микросхем используются мультиплексоры:

 4 в 1 (n=4  k=2 ); 8 в 1 (n=8  k=3); 16 в 1 (n=16 k=4).

Построим мультиплексор 4 в 1.

Для n=4, k=2  (n=2k) собственная функция имеет вид:

Рисунок 9.5

 
.

Таблица истинности представлена в таблице 9.3. Схема мультиплексора на И-ИЛИ приведена на рисунке 9.5. На рисунке 9.6 приведено условное обозначение мультиплексора.

 

Т а б л и ц а 9.3

V2

V1

F

0

0

x1

0

1

x2

1

0

x3

1

1

x4

 

 

 


Рисунок 9.6

9.4 Демультиплексор

 

Демультиплексор выполняет функцию, обратную функции мультиплексора, т.е. это КЛС, имеющая один информационный вход F, k управляющих входов Vk...V1 и n информацонных выходов (х1…хn). Обычно n=2k. Демультиплексор используется для распределения данных одного канала между несколькими приемниками.

Например, построим демультиплексор для n = 4;  k = 2.

Таблица истинности для демультиплексора (n=4; k=2) приведена в таблице 9.4.

 

Т а б л и ц а 9.4

V2

V1

x1

x2

x3

x4

0

0

F

0

0

0

0

1

0

F

0

0

1

0

0

0

F

0

1

1

0

0

0

F

Логические уравнения имеют вид:

  

Схема демультиплексора «из 1 в 4» приведена на рисунке 9.7

На рисунке 9.8 приведено условное обозначение демультиплексора.

 

               

 

 

Рисунок 9.8                                                    Рисунок 9.7

 

10 Лекция №10. Последовательностные логические схемы

 

Содержание лекции:

– триггеры, классификация;

– синхронный RS-триггер;

– D-триггер;

– Т-триггер.

– двухступенчатый RS- и  JK-триггеры.

Цели лекции:

– изучение работы триггера;

– изучение  RS-триггера;

– изучение D-триггера;

– изучение T-триггера;

– изучение работы двухступенчатого триггера.

 

10.1 Триггеры

 

10.1.1 Структурная схема триггера.

Рисунок 10.1

 
В последовательностной логической схеме (ПЛС) выходной сигнал зависит не только от входных в данный момент времени, но и от предшествующего состояния схемы, т.е. обладает памятью. Самая простая ПЛС– триггер имеет 2 устойчивых состояния равновесия – «1» и «0». Без внешних воздействий он сколь угодно долго находится в устойчивом состоянии, то есть это запоминающий элемент для временного хранения информации. Имеет два выхода: прямой Q и инверсный . Состояние триггера определяется значением потенциала на прямом выходе.

Обобщенная структурная схема приведена на рисунке 10.1, где:

S, R – установочные входы;

X1,…,Xn – информационные входы;

C1,…,Cm – входы синхронизации;

V1,…,Vk – управляющие входы (разрешения);

S*, R* – установочные входы запоминающей ячейки (ЗЯ).

Схема имеет обратную связь с выходов Q и  и с выходов схемы управления (СУ) на входы СУ.

По способу записи информации триггеры делятся на асинхронные и тактируемые. Синхронное, то есть одновременное переключение элементов увеличивает надежность его работы.

 

10.2 Асинхронный RS-триггер

 

 RS-триггер с раздельной установкой 0 и 1 (set – установка 1, reset – установка 0). Наборы 11 запрещены.

Асинхронные триггеры с прямыми входами, реализуются в базисе ИЛИ-НЕ. Логическая структура представлена на рисунке 10.2, условное обозначение - на рисунке 10.3.

В таблице 10.2 приведена минимизированная таблица переходов.

 

Т а б л и ц а 10.2

Rn

Sn

Qn+1

0

0

Qn

0

1

1

1

0

0

1

1

X

 

 

 

Рисунок 10.3

 

Рисунок 10.2

 

Rn=1, Sn=1 является запрещенным набором, т.к нельзя одновременно S=1 установить “1”, R=1 установить “0”. Состояние Qn+1 является неопределенным (на выходе может быть или «0» или «1».

Асинхронные триггеры с инверсными входами реализуются в базисе И-НЕ. Логическая структура представлена на рисунке 10.4, условное обозначение - на рисунке 10.5.  В таблице 10.3 приведена минимизированная таблица переходов.

 

Т а б л и ц а 10.3

Qn+1

1

1

Qn

0

1

0

1

0

1

0

0

X

 

 

 

Рисунок 10.4                                Рисунок 10.5

 

10.3 Тактируемый RS-триггер

 

 Тактируемые (синхронизируемые) триггеры имеют дополнительный тактирующий вход С (Clock). Сигнал С разрешает схеме управления запись информации в триггер, но состояние триггера меняется в момент окончания тактового импульса (переход синхросигнала от «1» к «0»).

На рисунке 10.6 приведена схема тактируемого RS-триггера на логических элементах И-НЕ. На каждом входе запоминающей ячейки есть дополнительная схема совпадения (И-НЕ). Первые входы их объединены, на них подаются синхроимпульсы, на вторые входы – информационные сигналы. При С=0 – состояние триггера не меняется. На рисунке 10.7 и таблице 10.4 приведены условное обозначение триггера и минимизированная таблица переходов соответственно.

 

Т а б л и ц а 10.4

Сn

Sn

Rn

Qn+1

0

0

0

Qn

1

0

0

Qn

1

0

1

0

1

1

0

1

1

1

1

Х

                     

 

 

 

 

 

 

10.4 D-триггер

Тактируемый D-триггер имеет 2 входа: D – информационный, С – тактируемый (см. рисунок 10.8).

Его состояние повторяет входной сигнал с задержкой, определяемой тактовым сигналом (delay – задержка).

Рисунок 10.9

 

Рисунок 10.8

 
                                                                                                                                              

Здесь ЛЭ1, ЛЭ2 – схема управления, ЛЭ3, ЛЭ4 – запоминающая ячейка.

На рисунках 10.9,а) и 10.9, б) – условное обозначение D и DV-триггеров, V– дополнительный разрешающий вход.

При С=1 записывается в триггер то, что было подано на вход D до подачи синхросигнала С.

В DV –триггере  при V=1 триггер работает, как D, при V=0 – сохраняется информация.

 

10.5 Т-триггер

 

Т-триггер – со счетным входом, переброс триггера в противоположное состояние происходит с каждым очередным сигналом (toggle – защелка). Имеет 1 информационный вход Т и переключается, когда на вход триггера поступает сигнал. Логика работы триггера приведена в таблице 10.5. Условное обозначение на рисунке 10.10,б.

Из характеристического уравнения  видно, что триггер производит сложение по модулю 2 (см. рисунок 10.10,а и таблицу 10.5).

Частота на выходе в 2 раза меньше, чем на входе. Поэтому можно использовать триггер как делитель на два и для построения счетчиков.

Т а б л и ц а 10.5

Tn

Qn

Qn+1

0

0

0

0

1

1

1

0

1

1

1

0

 

 

 

 

Рисунок 10.10                                                        Рисунок 10.10

Рисунок 10.11
Т-триггер можно получить из D-триггера подачей  на вход D, обратно нельзя, поэтому промышленность выпускает  D-триггеры, а не  Т-триггеры.  Т-триггеры строятся на D, RS и JK-триггерах (см. рисунок 10.11).

 

10.6 Двухступенчатый триггер

 

Для надежной и четкой работы в многоразрядных устройствах используется двухступенчатый  MS-триггер. Он состоит из 2-х частей: М-master –основной, S-slave – помощник – вспомогательный. Одновременный прием информации на эти ступени запрещен. Сначала формируется новая информация в первой ступени при сохранении старой во второй. Затем данные переносятся из 1-ой во 2-ую ступень. Первая ступень определяет название триггера. Для построения MS-триггера используются два синхронных триггера  и инвертор.

Например, на рисунке 10.12,а представлен двухступенчатый RS-триггер на логических элементах.

Триггер находится в нулевом состоянии Q=0. На вход поданы С=1; S=1; R=0. Первая ступень триггера переключается в «1». На выходе ЛЭ3 «1», на выходе ЛЭ4 «0». Одновременно инвертор переключает синхросигнал в «0» на входе ЛЭ5 и ЛЭ6 и на входы ЛЭ7 и ЛЭ8 поступает «1», которая не меняет состояния ЛЭ7 и ЛЭ8.

При изменении синхросигнала  в ноль С=0 на выходах ЛЭ1 и ЛЭ2 присутствует «1» и ЛЭ3 и ЛЭ4 сохраняет свое состояние, а сигналы с ЛЭ3 и ЛЭ4 переписываются в ЛЭ5 и ЛЭ6, т.е. информация из первой ступени триггера переписывается во вторую.

В условном обозначении имеется двойное ТТ (см. рисунок 10.12,б).

                                             Рисунок 10.12

 

10.7 JK-триггер

Из RS-триггера  добавлением обратной связи с выхода ЛЭ8 на вход ЛЭ1  и с выхода ЛЭ7 на вход ЛЭ2  можно получить двухступенчатый JK-триггер (см. рисунок 10.13). JK-триггер – универсальный триггер с раздельной установкой «0» и «1». Наборы 11 не запрещены. При 11 работает как Т-триггер относительно тактового входа. При раздельном использовании J – установка «1», K – сброс «1» или установка «0».

Характеристическое уравнение имеет вид . Таблица переходов приведена в таблице 10.6, условное обозначение на рисунке 10.14.

Рисунок 10.13

Jn

Kn

Qn+1

0

0

Qn

1

0

1

0

1

0

1

1

Т а б л и ц а 10.6

 

 

 

Рисунок 10.14

 

11 Лекция №11. Регистры и счетчики

 

Содержание лекции:

– регистр хранения;

– регистр сдвига;

– счетчики.

Цели лекции

– изучение работы регистра хранения;

– изучение работы регистра сдвига;

– изучение работы счетчиков.

 

11.1 Регистры

 

11.1.1 Назначение и классификация.

Регистр – это последовательностностное устройство для приема, хранения, преобразования и выдачи многоразрядных двоичных чисел.  Регистры используются в качестве управляющих и запоминающих устройств, генераторов и преобразователей кодов, счетчиков, делителей частот и т.д.

Основными элементами регистра являются синхронные D-, RS-, JK-триггеры  с динамическим и статическим управлением. Один триггер может запомнить 1 бит информации, т.е. его можно считать одноразрядным регистром. Т.к. ЭВМ оперирует с многоразрядными числами, то в качестве регистра используются наборы или цепочки триггеров.

Все регистры  делятся: по принципу действия на накопительные (регистры памяти, хранения) и сдвигающие (кратковременное хранение и преобразование кодов); по направлению передачи: однонаправленные (вправо или влево) и  реверсивные;

 

11.2 Регистр хранения

На рисунке 11.1 приведена схема регистра с параллельным приемом и выдачей информации. На вход регистра хранения подается n-разрядное слово (X1 …. Xn).

Здесь обозначены шины: П – приема, С – синхронизации, В – выдачи, Пр – преобразования информации, Уст. «0» – установка нуля на входах RS-триггеров.

Рисунок 11.1

 
Регистр хранения построенна RS-триггерах с логическими элементами  «И». Входы R всех триггеров объединены и соединены с шиной сброса (Уст. «0»). Для установки регистра в «0» необходимо одновременно подать «1» по шине  Уст «0» и «С» (синхронизации, объединяющей тактирующие входы ).

Приём информации или запись.

В следующем такте код Х1, Х2,…, Хn параллельно поступает на входы логических элементов «И», одновременно сигнал «1» – по шинам П (прием) и С. Выходы «И» соединены со входами «S».

В разрядах, где Хi=1 триггер устанавливается в  единичное состояние, где Хi=0 – состояние триггера не меняется.

Выдача информации.

С прямого выхода триггера Q сигнал поступает на вход логических элементов «И». Вторые входы «И» объединены общей шиной выдачи «В» информации. На выходе регистра получаем прямой код Х1,….Хn.

При подаче сигнала по шине Пр- преобразование, который поступает на схему «И» , а на вторые входы «И» - с , на выходе «И» появляется обратный код  При считывании состояние триггера не меняется, т.е. считывание может производиться многократно без разрушения информации.

 

11.3 Регистры сдвига

 

Регистры сдвига выполняют операцию сдвига – с приходом каждого тактового импульса происходит перезапись содержимого триггера каждого разряда в соседний без изменения порядка следования «1» и «0» .

Сдвиговые регистры делятся на:

– со сдвигом информации вправо – в сторону младших разрядов;

– со сдвигом в сторону старших разрядов;

– реверсивные – со сдвигом  влево или вправо.

На схемах под символом RG ставятся стрелки

Регистры сдвига строятся на RS, JK, D, DV – триггерах, на одно- и двухступенчатых, одно- и многотактные. Может быть последовательный и параллельный ввод и последовательный и параллельный вывод.

11.3.1 Регистры сдвига на двухступенчатых триггерах (см. рисунок 11.2)

Рисунок 11.2

 

В двухступенчатых триггерах первая ступень управляется сигналом С, а 2-ая инверсным сигналом С. Выходы одних триггеров соединяются со входами других, сдвиг осуществляется каждым синхроимпульсом, поэтому называется регистром с однотактным сдвигом. Регистр сдвига числа влево представлен на рисунке 11.3, реверсивный – на  рисунке 11.4, условное обозначение – на рисунке 11.5.

Рисунок 11.3                                                                                Рисунок 11.4

 

 

 

 

Рисунок 11.5
 

 

11.4 Счетчики

Счётчик это последовательностная схема для подсчёта числа входных сигналов и хранения двоичного кода этого числа. Используются для последовательного выполнения команд программ, подсчёта числа циклов выполненных операций, делителей частоты и т.д.

11.4.1 Классификация:

а) по основанию системы счисления: двоичные, двоично-десятичные, с основанием не ≠ 2 и не ≠ 10;

б) по целевому назначению: суммирующие, вычитающие, реверсивные.

11.4.2 Основные параметры:

а) модуль счёта, коэффициент пересчёта – количество поступивших на вход 1, возвращающих счётчик в исходное состояние.

М=2n, где n – число разрядов; 

б) ёмкость счётчика S=2n-1;

в) число разрядов n=log2M;

г) быстродействие – определяется максимальной частотой переключения fмах и разрешающим временем – минимальным временем между двумя входными сигналами при работе счетчика без сбоя.

 

11.5 Счётчики с последовательным переносом.

 

а) суммирующие счетчики.

 Рассмотрим последовательность двоичных чисел – таблицу прямого счёта (см. таблицу 11.1). Видно, что соседний старший разряд изменяет свое состояние при переходе младшего с 1 на 0, т.е. счётчик состоит из цепочки триггеров с инверсным динамическим управлением или двухступенчатых MS-триггеров. В суммирующих счетчиках вначале подачей «1» на вход R триггеры устанавливаются в нулевое состояние.

На рисунке 11.6 представлен суммирующий счетчик с последовательным переносом, состоящий из  цепочки триггеров с инверсным динамическим управлением. Т-триггеры срабатывают от каждого входного импульса. Этот счётчик также может быть делителем частоты. Каждый триггер старшего разряда переключается в 2 раза реже младшего;

 

Т а б л и ц а 11.1

Вход

Q3

Q2

Q1

0

0

0

0

1

0

0

1

2

0

1

0

3

0

1

1

4

1

0

0

5

1

0

1

6

1

1

0

7

1

1

1

 

 

 

 

 

Рисунок 11.6

 

б) вычитающие счётчики.

Если рассмотреть таблицу обратного счёта видно (см. таблицу 3.12), что старший разряд меняет свое состояние при изменении младшего разряда с «0» на «1».

В вычитающих счётчиках (см. рисунок 11.7) содержание его понижается на 1 с приходом каждого импульса (см. рисунок 11.6). Счетчик построен на синхронных MS-T-триггерах.

Предварительно все триггеры устанавливаются в «1» подачей нулевого сигнала на входы S;

в) реверсивный счетчик.

Реверсивный счетчик (см. рисунок 11.7) имеет цепи прямого и обратного счёта. С помощью схемы И-ИЛИ происходит переключение связей между триггерами.

На рисунке 11.8 приведено условное обозначение реверсивного счетчика.

 

 

 

 

 

Рисунок 11.7         Рисунок 11.8

 

Приложение А

Условные обозначения оптронов

В Приложении А приведены:

а) резисторная оптопара (см. Приложение А,а), в которой источник света – светодиод, фотоприемник – фоторезистор из селенида кадмия, сульфида кадмия или свинца;

б) диодный оптрон ((см. Приложение А,б);

в) фотоварикапный оптрон (см. Приложение А,в);

г) транзисторный оптрон – арсенидгаллиевый светодиод с кремниевым фототранзистором (см. Приложение А,г);

д ) оптрон с составным транзистором, у него выше чувствительность, но мало быстродействие (см. Приложение А, д);

е) транзисторный оптрон с диодом (см. Приложение А,е), быстродействие выше, чем у предыдущего оптрона;

ж) оптрон с однопереходным транзистором (см. Приложение А,ж).

Однопереходный фототранзистор можно использовать:

1) как фоторезистор при включении только баз;

2) как фотодиод при включении только эмиттерного перехода;

3) как однопереходный транзистор при включении всех трех электродов;

и) оптрон с полевым транзистором  имеет хорошие линейные выходные характеристики, удобен для использования в аналоговых схемах (см. Приложение А,и);

к) фототиристорный оптрон (см. Приложение А,к).

Приложение Б

Условные обозначения тиристоров

 

Наименование прибора

Обозначение

Динистор

Тиристор с управлением по тонкой базе

Тиристор с управлением по толстой базе

Запираемый тиристор с управлением по тонкой базе

Запираемый тиристор с управлением по толстой базе

Диак

Триак

Список литературы

1.        Лачин В.И., Савелов Н.С. Электроника: Учеб. пособие – Ростов  н/Д: Феникс, 2009. – 704 с.

2.        Булычев А.Л., Лямин П.М., Тулинов В.Т. Электронные приборы. Учебник для вузов. –М.: Лайт ЛТД, 2000. – 416 с.

3.        Опадчий Ю.Ф. и др. Аналоговая и цифровая электроника. – М.: Горячая Линия – Телеком , 2005, -768 с.

4.        Степаненко И.П. Основы микроэлектроники: Учеб. пособие для вузов. – М.: Лаборатория Базовых Знаний, 2004. – 488 с.

5.        Прянишников В.А. Электроника: Полный курс лекций. – СПб.: КОРОНА принт, Бином Пресс, 2006. – 416 с.

6.        Пасынков В.П., Чиркин Л.К. Полупроводниковые приборы: Учебник для вузов. 5-е издание. – СПб.: Лань, 2006. – 479 с.

7.        Жолшараева Т.М. Микроэлектроника. Полупроводниковые приборы: Учебное пособие. - Алматы: АИЭС, 2006. – 79 с.

8.        Жолшараева Т.М. Микроэлектроника. Интегральные микросхемы: Учебное пособие. - Алматы: АИЭС, 2007. – 81 с.

9.        Ибраев А.Т., Жолшараева Т.М. Схемотехника: Учебное пособие. Алматы: АУЭС, 2013. – 82 с.

10.   Гусев В. Г., Гусев Ю. М. Электроника и микропроцессорная техника: Учеб.для вузов – М.: Высш. шк., 2006, 799 с.

11.   Завадский В.А. Компьютерная электроника. – К.: ВЕК, 1996

12.   Новиков Ю.В. Основы цифровой схемотехники. Базовые элементы и схемы. Методы проектирования. – М.: Мир, 2001.

13.   Панфилов Д.И. и др. Электротехника и электроника в экспериментах и упражнениях: Практикум на Electronics Workbench: в 2  т. – М.: ДОДЕКА, 2002.

14.   Павлов В.Н., Ногин В.Н. Схемотехника аналоговых электронных устройств. – М.: Радио и связь, 2005. – 320 с.

15.   Валенко В.С. Полупроводниковые приборы и основы схемотехники  электронных устройств. – СПб.: Лань, 2001. – 470 с.

16.   Титце У., Шенк К. Полупроводниковая схемотехника: Справочное руководство. – М.: Мир, 1982, - 512 с.

17.   Щука А.А. Электроника. Учебное пособие. – СПб.: БХВ-Петербург, 2005. – 800 с.

 

Сводный план 2013 г., поз. 296