Некоммерческое акционерное общество

Алматинский институт энергетики и связи

  

Вычислительные машины, системы и сети

 

Конспект лекций

Для студентов всех форм обучения специальности 050702 –

Автоматизация и управление

 

 Алматы 2007г.

          СОСТАВИТЕЛЬ: Ю.В. Шевяков. Вычислительные машины системы и сети. Конспект лекций для студентов всех форм обучения специальности  050702-Автоматизация  и управление- Алматы: АИЭС, 2007.- 90 с.

        В конспекте лекций изложены основы организации, архитектура и системотехника построения вычислительных машин, систем и сетей. Рассмотрены устройства вычислительных машин: процессоры, системы памяти, интерфейсы. Рассмотрены современные компьютеры, вычислительные системы параллельной обработки данных, основы построения компьютерных систем. Конспект лекций предназначен для студентов, обучающихся по специальности 050702 – Автоматизация  и управление.

 Содержание

 Введение

1 Лекция 1. Характеристики и режимы работы ЭВМ                                                  4

1.1 Основные характеристики ЭВМ                                                                    4

1.2 Режимы работы ЭВМ                                                                                    5

 1.2.1 Однопрограммный режим работы                                                           5

 1.2.2 Мультипрограммный режим работы                                                         5

 1.2.3 Режим пакетной обработки                                                                        5

 1.2.4 Режим разделения времени                                                                        6

 1.2.5 Диалоговый режим работы                                                                        6

 1.2.6 Режим работы в реальном масштабе времени                                           6

2 Лекция 2.Классификация компьютеров по областям применения                           6

2.1 Персональные компьютеры и рабочие станции                                            7

2.2 X-терминалы                                                                                                  7

2.3 Серверы                                                                                                          8

2.4 Мейнфреймы                                                                                                  9

2.5 Кластерные архитектуры                                                                               9

3 Лекция 3.Структура и организация работы персонального

 компьютера                                                                                          10

3.1 Структура персонального компьютера                                                                                                                   10

3.2 Системные и локальные шины                                                                   12

4 Лекция 4. Функциональная и структурная организация процессоров                  14

4.1 Принципы организации процессоров                                                                 14

4.1.1 Назначение и структура процессора                                                                 14

4.2.2 Основные регистры процессоров                                                           16

5 Лекция 5. Процессор. Способы организации управления вычислительным

       процессом                                                                                        17

5.1 Способы организации управления вычислительным процессом             18

5.2 Технология MMX                                                                                        20

5.3 Принципы конвейерной технологии                                                          21

6 Лекция 6. Процессор. Направления совершенствования архитектуры

        микропроцессоров                                                                                   21

6.1 Классификация процессоров (CISC и RISC)                                                      22

6.2 Микроархитектура процессоров семейства Р6                                          23

7 Лекция 7. Процессор. Направления совершенствования архитектуры

                  микропроцессоров (2)                                                          25

7.1 Микроархитектура процессоров семейства AMD                                               25

8 Лекция 8. Организация памяти ВМ                                                 30

8.1 Иерархическая организация системы памяти                                            30

8.2 Организация кэш-памяти                                                                            33

9 Лекция 9. Организация оперативной памяти (RAM)                                   34               

9.1 Типы и классификация ОП                                                                         34

10 Лекция 10. Адресация информации и обработка адресов                              38                             

10.1 Непосредственная адресация                                                                    38

10.2  Прямая адресация                                                                                              38

10.3 Прямая регистровая адресация                                                                          38

10.4 Подразумеваемая адресация                                                                     39

10.5  Косвенная адресация                                                                               39

10.6  Косвенная регистровая адресация                                                           40

10.7 Модификация адресов                                                                              40

10.8 Относительная адресация                                                                         41

11 Лекция 11. Организация использования многоуровневой памяти            42

11.1 Организация виртуальной памяти                                                            42

11.2 Страничная адресация памяти                                                                           42

11.3 Сегментация памяти                                                                                  44

12 Лекция 12. Принципы организации вычислительных систем ( ВС )          46

12.1 Понятие о централизованных и децентрализованных системах

обработки данных в системах реального времени. ВС в системах управления 46

12.2 ВС параллельной обработки данных                                                                 47

12.2.1 Классификация вычислительных систем                                                        47

13 Лекция 13. Принципы и основные проблемы построения компьютерных

Сетей                                                                                                                          49

13.1 Типы компьютерных сетей                                                                       49

13.1.1 Назначение компьютерной сети                                                            49

13.2 Основные типы сетей                                                                               51

13.2.1 Одноранговые сети                                                                                51

13.2.2 Сети на основе сервера                                                                          53

14 Лекция 14 Основные программные и аппаратные компоненты сети                  54

14.1 Сетевые кабели                                                                                          54

14.2 Коаксиальный кабель                                                                                55

14.2.1 Тонкий коаксиальный кабель                                                                55

14.2.2 Толстый коаксиальный кабель                                                              55

14.2.3 Компоненты кабельной системы на базе коаксиальных кабелей                   56

14.3 Витая пара                                                                                                 56

14.3.1 Неэкранированная витая пара                                                                56

14.3.2 Экранированная витая пара                                                                   57

14.3.3 Компоненты кабельной системы на базе витой пары                                    57

14.4 Оптоволоконный кабель                                                                                    57

15 Лекция 15. Основные программные и аппаратные компоненты сети.

                  Сетевые адаптеры. Репитеры                                                58

15.1 Назначение сетевого адаптера                                                                  58

15.2  Параметры конфигурации сетевого адаптера                                          60

15.3 Аппаратура конфигурирования сетей                                                       60

15.4 Репитеры (хабы, концентраторы )                                                            61

16 Лекция 16. Модель Взаимодействия Открытых систем (OSI)                    62

16.1  Эталонная модель OSI / ISO                                                                    62

16.2 Уровень 1, физический                                                                             63

 

16.3 Уровень 2, канальный                                                                               64

16.4 Уровень 3, сетевой                                                                                    64

16.6 Уровень 5, сеансовый                                                                               65

16.7 Уровень 6, уровень представления                                                           65

16.8 Уровень 7, прикладной                                                                             65

17 Лекция 17. Базовые технологии локальных сетей                                       66

17.1 Базовые топологии                                                                                   66

17.1.1 Шина                                                                                                       66

17.1.2  Звезда                                                                                                    68

17.1.3 Кольцо                                                                                                    68

18 Лекция 1 8. Метод доступа CSMA/CD                                                                  69

18.1 Метод доступа CSMA/CD                                                                         69

19 Лекция 19. Промышленные сети передачи данных                                    73

19.1 Представление интерфейсов последовательной передачи данных

        АСУ ТП                                                                                                    73

19.2 Промышленная шина PROFIBUS, способы реализации в АСУ ТП                 74

19.2.1 PPOFIBUS-DP                                                                                        75

19.2.2 PROFIBUS-FMS                                                                                     75

19.2.3 PROFIBUS-PA                                                                                        75

19.3 Уровни PROFIBUS                                                                                   76

19.3.1 Физический уровень (Layer 1) для DP/FMS (RS485)                             76

19.3.2 Способ передачи                                                                                             76

19.3.3 Шина                                                                                            

20 Лекция 20. Основы маршрутизации IP                                                                 78

20.1Сетевые адреса                                                                                           78 20.2 Классы адресов IP                                                                                      79 20.2.1 Класс A                                                                                                        79 20.2.2 Класс B                                                                                                        79 20.2.3 Класс C                                                                                                       79 20.2.4 Класс D                                                                                                        79 20.2.5 Класс E                                                                                               79  20.3 Подсети IP                                                                                                     80

20.4 Маски подсетей                                                                                         80

 

 

Введение

 

Достижение микроэлектронной технологии позволили значительно расширить возможности всех классов электронных вычислительных машин. Так, разработаны новые микропроцессорные вычислительные средства, являющиеся основой микроЭВМ и персональных ЭВМ. В связи с этим особенно большое внимание следует уделить принципам организации ЭВМ и вычислительных систем различных классов.

Под организацией системы понимается принцип, положенный в основу функционирования системы и правила взаимодействия элементов, обеспечивающие реализацию функций системы.

Система – совокупность взаимосвязанных элементов, объединенных в единое целое для достижения результатов определяемых ее назначением.

Элемент – минимальный неделимый объект, характеризуемый собственными свойствами. Важнейшим из свойств является его целостность. Неделимость элемента обусловлена неизбежным изменением его свойств в случае разделения на отдельные части. При этом переход на другой уровень глубины изучения допускают разложение элемента на составные части, в свою очередь обладающие собственными свойствами отличные от свойств самого элемента.

Функция системы  - как целевое назначение, так и поведение системы без относительных составляющих ее элементом и их связям, то есть без определения того как устроена система.

 Структура системы – упорядоченная совокупность элементов и связей между ними, обеспечивающих реализацию функции системы. Инженерной формой изображению структуры системы является схема, в которой элементы и связи между ними обозначены фигурами удобными для практического применения.

 Комплекс – система элементов в их взаимосвязи.

Вычислительная система – совокупность аппаратных  и программных средств, объединенных для решения поставленных перед системой задач и обладающих способностью обработки информации и формировать управляющие воздействия под программным воздействием.

Вычислительная сеть (сеть ЭВМ) – сеть передачи данных, в одном или нескольких узлах которой располагаются вычислительные машины. Сеть передачи данных состоит из нескольких узлов (станций), соединенных различными каналами связи.

Архитектура ВС – совокупность характеристик и параметров, определяющих функциональную и структурную организацию системы, структуру обрабатываемых данных и т.д.

 

Понятие архитектуры ВС охватывает комплекс общих вопросов ее построения, возможностями и свойствами системы, а не деталями технической реализации.

Качество системы – мера одного из свойств системы всегда имеющая количественный смысл, поэтому использование некоторого показателя предполагает наличие способа измерения или оценки его значения, а также проведения измерения соответствующего свойства системы.   

Оптимальная система – система, соответствующая максимальному значению прямого (минимальному для инверсного) критерия эффективности на множестве возможных вариантов построения системы.

 1 Лекция 1. Характеристики и режимы работы ЭВМ

Цель лекции.

Изучение характеристик ЭВМ определяющих их как объект обработки информации в системах управления.

1.1 Основные характеристики ЭВМ

Любое новое направление в вычислительной технике определяется требованиями компьютерного рынка, диктующими цели разработчикам, которые можно определить как повышение основных характеристик:

-   отношение стоимость/производительность;

-         надежность и отказоустойчивость;

-         масштабируемость;

-         совместимость и мобильность программного обеспечения.

Для достижения поставленных целей при проектировании высокопроизводительных конструкций приходится игнорировать стоимостные характеристики (суперкомпьютеры фирмы Cray Research и высокопроизводительные мейнфреймы компании IBM ). Другим крайним примером может служить низкостоимостная конструкция, где производительность принесена в жертву для достижения низкой стоимости. К этому направлению относятся персональные компьютеры различных клонов IBM PC. Для сравнения различных компьютеров между собой обычно используются стандартные методики измерения производительности. Важнейшей характеристикой вычислительных систем является надежность. Отказоустойчивость - это такое свойство вычислительной системы, которое обеспечивает ей, как логической машине, возможность продолжения действий, заданных программой, после возникновения неисправностей. Масштабируемость представляет собой возможность наращивания числа и мощности процессоров, объемов оперативной и внешней памяти и других ресурсов вычислительной системы. Концепция программной совместимости впервые в широких масштабах была применена разработчиками системы IBM/360. Основная задача при проектировании всего ряда моделей этой системы заключалась в создании такой архитектуры, которая была бы одинаковой с точки зрения пользователя для всех моделей системы независимо от цены и производительности каждой из них.

В настоящее время одним из наиболее важных факторов, определяющих современные тенденции в развитии информационных технологий, является ориентация компаний-поставщиков компьютерного оборудования на рынок прикладных программных средств.

В корне изменилась точка зрения на вычислительную сеть: из сравнительно простого средства обмена информацией она превратилась в средство интеграции отдельных ресурсов - мощную распределенную вычислительную систему, каждый элемент которой (сервер или рабочая станция) лучше всего соответствует требованиям конкретной прикладной задачи.

Этот переход выдвинул ряд новых требований. Прежде всего такая вычислительная среда должна позволять гибко менять количество и состав аппаратных средств и программного обеспечения в соответствии с меняющимися требованиями решаемых задач. Во-вторых, она должна обеспечивать возможность запуска одних и тех же программных систем на различных аппаратных платформах, т.е. обеспечивать мобильность программного обеспечения. В третьих, эта среда должна гарантировать возможность применения одних и тех же человеко-машинных интерфейсов на всех компьютерах, входящих в неоднородную сеть.

 1.2 Режимы работы ЭВМ

  В современных ЭВМ можно выделить следующие режимы работы:

- однопрограммный;

- мультипрограммный;

- пакетной обработки;

- разделения во времени;

- диалоговый;

- режим реального времени.

 1.2.1 Однопрограммный режим работы

Режим, при котором выполняется не более одной независимой программы. При таком режиме работы ЭВМ решение задачи начинается с загрузки программы в ОП, после чего ЭВМ последовательно выполняет команды программы. В каждый момент времени работает одно устройство, в то время как остальные простаивают. Значительные потери рабочего времени ЭВМ связаны с медленной работой устройства ввода-вывода по сравнению с работой быстродействующих устройств (АЛУ, ЦУУ, ОЗУ и т.д.).

 1.2.2 Мультипрограммный режим работы

Режим, при котором в памяти ЭВМ хранится несколько программ и выполнение одной программы может быть прервано для перехода к выполнению другой с последующим возвратом к прерванной программе. Мультипрограммный режим повышает  производительность ЭВМ за счет увеличения числа задач, решаемых ЭВМ в течение некоторого промежутка времени. При этом время решения отдельной задачи увеличивается по сравнению с временем решения ее в однопрограммном режиме.

 1.2.3 Режим пакетной обработки

Для обеспечения мультипрограммной обработки информации необходимо наличие нескольких задач, ожидающих обработки. Для эффективной загрузки ЭВМ используется режим пакетной обработки данных. В этом режиме задачи (программы и данные), подготовляемые многими пользователями ЭВМ, собираются в пачки-пакеты. Пакет состоит из заданий (не более 15), относящимся ко многим задачам, обработка которых занимает не менее часа машинного времени.

Пакетная обработка данных позволяет увеличить производительность ЭВМ и уменьшить стоимость машинной обработки информации.

 1.2.4 Режим разделения времени

Этот режим обеспечивает непосредственный и одновременный доступ к ЭВМ некоторому количеству пользователей чаще всего с дистанционно удаленных пунктов (терминалов). Терминал – периферийное устройство, предназначенное для обслуживания одного человека, решающего задачи на ЭВМ.

Пользователи с помощью терминалов вводят в ЭВМ исходные данные и программы и получают результаты вычислений. ЭВМ предоставляет каждому активному терминалу квант времени, равный секундам и долям секунды. По истечении этого времени ЭВМ переходит к обслуживанию следующего пользователя. За некоторый период времени ЭВМ обслуживает всех пользователей. При достаточно высоком быстродействии ЭВМ у отдельного пользователя создается иллюзия непрерывного контакта с ЭВМ.

Режим разделения времени совместим с режимом пакетной обработки данных, которая предусматривается в ЭВМ для решения задач в отдельные периоды времени, когда пользователи не загружают ЭВМ полностью.

 1.2.5 Диалоговый режим работы

Режим (режим “запрос-ответ”), при котором все программы пользователей постоянно хранятся в памяти ЭВМ и пользователи имеют непосредственный доступ к ЭВМ. От пользователей в ЭВМ поступают входные данные и запросы с пультовых пишущих машинок или дисплеев. Ответ формируется по программе, соответствующей определенному запросу. Выбор допустимых запросов ограничен емкостью памяти. Каждый запрос имеет соответствующий приоритет и временные ограничения на срок обслуживания.

 1.2.6 Режим работы в реальном масштабе времени 

Режим, при котором ЭВМ управляет работой какого-либо объекта или технологического процесса. Особенностью работы в реальном масштабе времени является то, что, помимо арифметической и логической обработки, выполняется слежение за работой объекта или прохождение некоторого процесса. Реализация этого режима привела к усложнению устройств и программного обеспечения ЭВМ.

 2 Лекция 2. Классификация компьютеров по областям применения

Цель лекции.

Классификация компьютеров  и их характеристик определяющих их применение в системах управления и других областях.

Содержание лекции

Персональные компьютеры и рабочие станции. X-терминалы. Серверы. Мейнфреймы. Кластерные архитектуры.

2.1 Персональные компьютеры и рабочие станции

Персональные компьютеры (ПК). Это прежде всего - "дружественные пользовательские интерфейсы", а также проблемно-ориентированные среды и инструментальные средства для автоматизации разработки прикладных программ.

Миникомпьютеры стали прародителями и другого направления развития современных систем - 32-разрядных машин. Создание RISC-процессоров и микросхем памяти емкостью более 1 Мбит, привело к окончательному оформлению настольных систем высокой производительности, которые сегодня известны как рабочие станции. Рабочие станции ориентированы на профессиональных пользователей. Рабочие станции - это хорошо сбалансированные системы, в которых высокое быстродействие сочетается с большим объемом оперативной и внешней памяти, высокопроизводительными внутренними магистралями, высококачественной и быстродействующей графической подсистемой и разнообразными устройствами ввода/вывода. Быстрый рост производительности ПК на базе новейших микропроцессоров Intel в сочетании с резким снижением цен на эти изделия и развитием технологии локальных шин (VESA и PCI), делают современные персональные компьютеры альтернативой рабочим станциям. Современный рынок "персональных рабочих станций" представляет собой совокупность архитектурных платформ персональных компьютеров и рабочих станций.

  Персональные компьютеры в настоящее время имеют достаточную производительность, а рабочие станции на базе UNIX имеют программное обеспечение, способное выполнять большинство функций, которые стали ассоциироваться с понятием "персональной рабочей станции".

 2.2 X-терминалы

X-терминалы представляют собой комбинацию бездисковых рабочих станций и стандартных ASCII-терминалов. Бездисковые рабочие станции часто применялись в качестве дорогих дисплеев и в этом случае не полностью использовали локальную вычислительную мощь. На компьютерном рынке X-терминалы занимают промежуточное положение между персональными компьютерами и рабочими станциями.

Типовой X-терминал включает следующие элементы:

-   экран высокого разрешения - обычно размером от 14 до 21 дюйма по диагонали;

-   микропроцессор на базе Motorola 68xxx или RISC-процессор типа Intel i960, MIPS R3000 или AMD29000;

-   отдельный графический сопроцессор в дополнение к основному процессору, поддерживающий двухпроцессорную архитектуру, которая обеспечивает более быстрое рисование на экране и прокручивание экрана;

-   базовые системные программы, на которых работает система X-Windows и выполняются сетевые протоколы;

-   программное обеспечение сервера X11;

-   переменный объем локальной памяти (от 2 до 8 Мбайт) для дисплея, сетевого интерфейса, поддерживающего TCP/IP и другие сетевые протоколы;

-   порты для подключения клавиатуры и мыши.

X-терминалы отличаются от ПК и рабочих станций не только тем, что не выполняют функции обычной локальной обработки. Работа X-терминалов зависит от главной (хост) системы, к которой они подключены посредством сети. Х-терминалы отличаются также от стандартных алфавитно-цифровых ASCII и традиционных графических дисплейных терминалов тем, что они могут быть подключены к любой главной системе, которая поддерживает стандарт X-Windows.

Минимальный объем требуемой для работы памяти X-терминала составляет 1 Мбайт, но чаще 2 Мбайта. В зависимости от функциональных возможностей изделия оперативная память может расширяться до 32 Мбайт и более.

2.3 Серверы

Прикладные многопользовательские коммерческие бизнес-системы, включающие системы управления базами данных и обработки транзакций, крупные издательские системы, сетевые приложения и системы обслуживания коммуникаций, разработку программного обеспечения и обработку изображений все более настойчиво требуют перехода к модели вычислений "клиент-сервер" и распределенной обработке. В распределенной модели "клиент-сервер" часть работы выполняет сервер, а часть пользовательский компьютер (в общем случае клиентская и пользовательская части могут работать и на одном компьютере).

Файловые серверы небольших рабочих групп (не более 20-30 человек) проще всего реализуются на платформе персональных компьютеров и программном обеспечении Novell NetWare. Файл-сервер, в данном случае, выполняет роль центрального хранилища данных. Серверы прикладных систем и высокопроизводительные машины для среды "клиент-сервер" значительно отличаются требованиями к аппаратным и программным средствам.

Современные суперсерверы характеризуются:

-                    наличием двух или более центральных процессоров RISC, либо Pentium;

-                    многоуровневой шинной архитектурой, в которой запатентованная высокоскоростная системная шина связывает между собой несколько процессоров и оперативную память, а также множество стандартных шин ввода/вывода, размещенных в том же корпусе; 

-         поддержкой технологии дисковых массивов RAID;

-                    поддержкой режима симметричной многопроцессорной обработки, которая позволяет распределять задания по нескольким центральным процессорам или режима асимметричной многопроцессорной обработки, которая допускает выделение процессоров для выполнения конкретных задач.

Как правило, суперсерверы работают под управлением операционных систем UNIX, а в последнее время и Windows NT (на Digital 2100 Server Model A500MP), которые обеспечивают многопотоковую многопроцессорную и многозадачную обработку.

2.4 Мейнфреймы

Мейнфрейм - это синоним понятия "большая универсальная ЭВМ". Мейнфреймы и до сегодняшнего дня остаются наиболее мощными (не считая суперкомпьютеров) вычислительными системами общего назначения, обеспечивающими непрерывный круглосуточный режим эксплуатации. Они могут включать один или несколько процессоров, каждый из которых, в свою очередь, может оснащаться векторными сопроцессорами (ускорителями операций с суперкомпьютерной производительностью. Основными поставщиками мейнфреймов являются известные компьютерные компании IBM, Amdahl, ICL, Siemens Nixdorf и некоторые другие, но ведущая роль принадлежит безусловно компании IBM. Именно архитектура системы IBM/360, выпущенной в 1964 году, и ее последующие поколения стали образцом для подражания. В нашей стране в течение многих лет выпускались машины ряда ЕС ЭВМ, являвшиеся отечественным аналогом этой системы.

В архитектурном плане мейнфреймы представляют собой многопроцессорные системы, содержащие один или несколько центральных и периферийных процессоров с общей памятью, связанных между собой высокоскоростными магистралями передачи данных. При этом основная вычислительная нагрузка ложится на центральные процессоры, а периферийные процессоры (в терминологии IBM - селекторные, блок-мультиплексные, мультиплексные каналы и процессоры телеобработки) обеспечивают работу с широкой номенклатурой периферийных устройств.

Главным недостатком мейнфреймов в настоящее время остается относительно низкое соотношение производительность/стоимость. Однако фирмами-поставщиками мейнфреймов предпринимаются значительные усилия по улучшению этого показателя.

Следует также помнить, что в мире существует огромная инсталлированная база мейнфреймов, на которой работают десятки тысяч прикладных программных систем.

2.5 Кластерные архитектуры

Двумя основными проблемами построения вычислительных систем для критически важных приложений, связанных с обработкой транзакций, управлением базами данных и обслуживанием телекоммуникаций, являются обеспечение высокой производительности и продолжительного функционирования систем. Наиболее эффективный способ достижения заданного уровня производительности - применение параллельных масштабируемых архитектур. Задача обеспечения продолжительного функционирования системы имеет три составляющих: надежность, готовность и удобство обслуживания.

Первой концепцию кластерной системы анонсировала компания DEC, определив ее как группу объединенных между собой вычислительных машин, представляющих собой единый узел обработки информации. По существу VAX-кластер представляет собой слабосвязанную многомашинную систему с общей внешней памятью, обеспечивающую единый механизм управления и администрирования. В настоящее время на смену VAX-кластерам приходят UNIX-кластеры. При этом VAX-кластеры предлагают проверенный набор решений, который устанавливает критерии для оценки подобных систем.

VAX-кластер обладает следующими свойствами:

-                    разделение ресурсов. Компьютеры VAX в кластере могут разделять доступ к общим ленточным и дисковым накопителям. Все компьютеры VAX в кластере могут обращаться к отдельным файлам данных как к локальным;

-                    высокая готовность. Если происходит отказ одного из VAX-компьютеров, задания его пользователей автоматически могут быть перенесены на другой компьютер кластера. Если в системе имеется несколько контроллеров внешних накопителей и один из них отказывает, другие контроллеры автоматически подхватывают его работу;

-                    высокая пропускная способность. Ряд прикладных систем могут пользоваться возможностью параллельного выполнения заданий на нескольких компьютерах кластера; 

-                     удобство обслуживания системы. Общие базы данных могут обслуживаться с единственного места. Прикладные программы могут инсталлироваться только однажды на общих дисках кластера и разделяться между всеми компьютерами кластера; 

-                    расширяемость. Увеличение вычислительной мощности кластера достигается подключением к нему дополнительных VAX-компьютеров. Дополнительные накопители на магнитных дисках и магнитных лентах становятся доступными для всех компьютеров, входящих в кластер.

Работа любой кластерной системы определяется двумя главными компонентами: высокоскоростным механизмом связи процессоров между собой и системным программным обеспечением, которое обеспечивает клиентам прозрачный доступ к системному сервису.

 3 Лекция 3. Структура и организация работы персонального компьютера.

  Цель лекции.

Изучение принципов построения современных ПК их структурной и функциональной реализации.

Содержание лекции

Структура персонального компьютера. Системные и локальные шины.

3.1 Структура персонального компьютера

Структура компьютера и организация в нем вычислительных процессов существенно зависят от типов процессора, материн­ской платы и системных контроллеров — микросхем, выполня­ющих функции управления информационным обменом между уст­ройствами компьютера. Все эти три важные составляющие компь­ютера динамично развиваются. Существенные изменения в орга­низации компьютера произошли с появлением процессоров класса Intel, разработанных фирмой Intel . Системные контроллеры в 11К с процессорами Pentium реализуются на двух СБИС, в кото­рых собраны контроллеры, выполняющие различные функции и ранее реализованные в виде отдельных больших ИС. С развитием микроэлектроники и ростом уровня интеграции эти контроллеры объединили в две микросхемы СБИС, добавив в их состав допол­нительные схемы, связанные с расширением реализуемых аппа­ратурой компьютера функций. Поэтому СБИС системных контроллеров называют «чипсетами» (chipset — множество кристаллов). Вопросы функциональной и структурной организации компьютера рассматриваются на примере конкретных типов процессора, системных контроллеров (chipset) и материнской платы. Далее относительно этого базового варианта рассматриваются тенден­ции и направления развития в связи с прогрессом в компьютер­ной индустрии.

Рассмотрим структуру компьютера, построенного с использованием процессора Pentium фирмы Intel  (или аналогичных по ар­хитектуре процессоров других фирм) и чипсета i430 FX PCIset фир­мы Intel  , известного под коммерческим названием Triton (рис. 8.1). В компьютере используется магистрально-модульная организа­ция. Поскольку участвующие в работе компьютера устройства имеют различную производительность, интенсивность информа­ционных потоков на внешних выводах устройств различна. Поэто­му с целью повысить эффективность использования аппаратных средств информационное взаимодействие между устройствами осуществляется не через одну шину (магистраль), а через систему шин с различной пропускной способностью: СШ (шину процессора), локальную (мезонинную) шину PCI (Peripherial Component Interconect bus), шину медленных периферийных устройств ISA (Industrial Standart Architectur). Для СШ в литературе используют различные английские обозначения: Host Bus, FSP (Front Side Bus) и CPU (Central Processor Unit) Bus. В дальнейшем будем пользоваться термином «системная шина». Структурная схема П К содержит следующие блоки: процессор, ОП, буферные усилите­ли данных ОП (приемопередатчики), внешнюю кэш-память, системный контроллер (иногда его называют «северный мост») CD-ROM — устройство считывания информации с оптического диска, жесткий диск (винчестер), блок периферийных устройств на шине PCI, контроллер шин РС1, IDE, ISA (иногда его называют «южный мост»), блок периферийных устройств на шине ISA. Управление информационным обменом между блоками осуще­ствляют две микросхемы чипсетов: системный контроллер и кон­троллер шин Между собой эти микросхемы взаимодействуют по шине РС1 Далее рассматривается функциональная организация отдельных блоков структуры и их взаимодействие при различных режимах работы компьютера.

 

3.2 Системные и локальные шины

Одним из простейших механизмов, позволяющих организовать взаимодействие различных подсистем, является единственная центральная шина, к которой подсоединяются все подсистемы. Доступ к такой шине разделяется между всеми подсистемами. Подобная организация имеет два основных преимущества: низкая стоимость и универсальность. Главным недостатком организации с единственной шиной является то, что шина создает узкое горло, ограничивая, максимальную пропускную способность ввода/вывода. Если весь поток ввода/вывода должен проходить через центральную шину, такое ограничение пропускной способности весьма реально. При наличии высокой скорости ввода/вывода из-за высокой производительности процессора, одним из главных вопросов разработки является создание системы нескольких шин, способной удовлетворить все запросы.

Требования быстродействия (малой задержки) системы ввода/вывода и высокой пропускной способности являются противоречивыми. В современных крупных системах используется целый комплекс взаимосвязанных шин, каждая из которых обеспечивает упрощение взаимодействия различных подсистем, высокую пропускную способность, избыточность (для увеличения отказоустойчивости) и эффективность.

Традиционно шины делятся на шины, обеспечивающие организацию связи процессора с памятью, и шины ввода/вывода. Шины ввода/вывода могут иметь большую протяженность, поддерживать подсоединение многих типов устройств, и обычно следуют одному из шинных стандартов.

С целью снижения стоимости некоторые компьютеры имеют единственную шину для памяти и устройств ввода/вывода. Такая шина часто называется системной. Персональные компьютеры, как правило, строятся на основе одной системной шины в стандартах ISA, EISA или MCA. Необходимость сохранения баланса производительности по мере роста быстродействия микропроцессоров привела к двухуровневой организации шин в персональных компьютерах на основе локальной шины. Локальной шиной называется шина, электрически выходящая непосредственно на контакты микропроцессора. Она обычно объединяет процессор, память, схемы буферизации для системной шины и ее контроллер, а также некоторые вспомогательные схемы. Типичными примерами локальных шин являются VL-Bus и PCI.

Рассмотрим типичную транзакцию на шине. Шинная транзакция включает в себя две части: посылку адреса и прием (или посылку) данных. Шинные транзакции обычно определяются характером взаимодействия с памятью: транзакция типа "Чтение" передает данные из памяти (либо в ЦП, либо в устройство ввода/вывода), транзакция типа "Запись" записывает данные в память. В транзакции типа "Чтение" по шине сначала посылается в память адрес вместе с соответствующими сигналами управления, индицирующими чтение. Память отвечает, возвращая на шину данные с соответствующими сигналами управления. Транзакция типа "Запись" требует, чтобы ЦП или устройство в/в послало в память адрес и данные и не ожидает возврата данных. Обычно ЦП вынужден простаивать во время интервала между посылкой адреса и получением данных при выполнении чтения, но часто он не ожидает завершения операции при записи данных в память.

Используются два типа шин, отличающиеся способом коммутации: шины с коммутацией цепей (circuit-switched bus) и шины с коммутацией пакетов (packet-switched bus), получившие свои названия по аналогии со способами коммутации в сетях передачи данных. Шина с коммутацией пакетов при наличии нескольких главных устройств шины обеспечивает значительно большую пропускную способность по сравнению с шиной с коммутацией цепей за счет разделения транзакции на две логические части: запроса шины и ответа. Такая методика получила название "расщепления" транзакций (split transaction). (В некоторых системах такая возможность называется шиной соединения/разъединения (connect/disconnect) или конвейерной шиной (pipelined bus). Транзакция чтения разбивается на транзакцию запроса чтения, которая содержит адрес, и транзакцию ответа памяти, которая содержит данные. Каждая транзакция теперь должна быть помечена (тегирована) соответствующим образом, чтобы ЦП и память могли сообщить что есть что.

Шина с коммутацией цепей не делает расщепления транзакций, любая транзакция на ней есть неделимая операция.

Обычно шины процессор-память синхронные.

Шины ввода/вывода обычно асинхронные.

Стандарты играют огромную роль, позволяя разработчикам компьютеров и устройств ввода/вывода работать независимо. Успех того или иного стандарта в значительной степени определяется его принятием такими организациями как ANSI (Национальный институт по стандартизации США) или IEEE (Институт инженеров по электротехнике и радиоэлектронике). Иногда стандарт шины может быть прямо разработан одним из комитетов по стандартизации: примером такого стандарта шины является FutureBus.

 

4 Лекция 4. Функциональная и структурная организация  процессоров

  Цель лекции

Изучение принципов построения современных устройств обработки цифровой информации - процессоров, их структурной и функциональной реализации.

Содержание лекции

Принципы организации процессоров. Назначение и структура процессора. Основные регистры процессоров

4.1 Принципы организации процессоров

4.1.1 Назначение и структура процессора

Процессор — центральная часть ЭВМ, организующая ее работу по заданной программе. Процессор объединяет в себе АЛУ и ЦУУ, с помощью которых рабочая программа интерпретируется в вычислительный процесс. Структура процессора зависит от принятой в ЭВМ системы счисления, формата данных и команд, системы команд, способов адресации и организации  вычислительного процесса и принципа управления им,  а также метода контроля и диагностики работы ЭВМ (см. рисунок 4.1).

 Арифметическо-логическое устройство (АЛУ) совокупность блоков и узлов процессора, обеспечивающая выполнение арифметических и логических операций над операндами. Характер операции задается командой программы.

Центральное устройство управления (ЦУУ) -  совокупность блоков и узлов процессора, обеспечивающая координирование работы всех устройств ЭВМ и управление ими для всех принятых в данной ЭВМ режимов работы. Процессор, АЛУ которого содержит один универсальный арифметическо-логический блок (АЛБ) для выполнения всех основных арифметических и логических операций, относят к процессорам универсального типа.

 Процессор, АЛУ которого содержит несколько специализированных АЛБ, ориентированных на определенный тип выполняемых команд, относят к процессорам функционального типа.

 По способу организации передачи и обработки информации различают процессоры последовательного, параллельного и параллельно-последовательного действия, по организации вычислительного процесса — на однопрограммные и мультипрограммные.

 Процессоры последовательного и параллельно-последовательного действия применяют в тех случаях, когда к их быстродействию не предъявляют жестких требований. Модели процессоров имеют различные возможности для совмещения по времени работы отдельных функциональных блоков. Чем выше уровень совмещения, тем выше быстродействие процессора.

Cache (запас) - обозначает быстродействующую буферную память между процессором и основной памятью (буфер данных, буфер адреса). Кэш служит для частичной компенсации разницы в скорости процессора и основной памяти - туда попадают наиболее часто используемые данные. Когда процессор первый раз обращается к ячейки памяти, ее содержимое параллельно копируется в кэш, и в случае повторного обращения в скором времени может быть с гораздо большей скоростью выбрано из кэша.

 

 

 При записи в память значение   попадает в кэш, и либо одновременно копируется в память (схема Write Through - прямая или сквозная запись), либо копируется через некоторое время (схема Write Back - отложенная или обратная запись). При обратной записи, называемой также буферизованной сквозной записью, значение копируется в память в первом же свободном такте, а при отложенной (Delayed Write) - когда для помещения в кэш нового значения не оказывается свободной области; при этом в память вытесняются наименее используемая область кэша. Вторая схема более эффективна, но и более сложна за счет необходимости поддержания соответствия содержимого кэша и основной памяти.

                                                                                                                                                                                                                                           4.2.2 Основные регистры процессоров

Обычно процессоры разделены на две части: операционное устройство (ОУ) и шинный интерфейс (ШИ). Роль ОУ заключается в выполнении команд, в то время как ШИ подготавливает команды и данные для выполнения. ОУ содержит АЛУ и устройство управления УУ и регистры общего назначения. Эти устройства обеспечивают выполнение команд, арифметические вычисления и логические операции (см. рисунок 4.2).

Три элемента ШИ - блок управления шиной, очередь команд и сегментные регистры - осуществляют три важные функции.

1. ШИ управляет передачей данных на ОУ, в память и на внешние устройства ввода-вывода.

2.      Сегментные регистры управляют адресацией памяти.

3.     Выборка команд. Все программные команды находятся в памяти, и ШИ должен иметь доступ к ним для выборки их в очередь команд. ШИ должен "заглядывать вперед" и выбирать команды так, чтобы всегда существовала непустая очередь команд, готовых для выполнения.

ОУ и ШИ работают параллельно, причем ШИ опережает ОУ на один шаг. ОУ сообщает ШИ о необходимости доступа к данным в памяти или на устройство ввода-вывода. Кроме того, ОУ запрашивает машинные команды из очереди команд. Пока ОУ занято, ШИ выбирает следующую команду из памяти. Эта выборка происходит во время выполнения, что повышает скорость обработки.

Сегментные регистры

Сегментом называется область, которая начинается на границе параграфа, т.е. по любому адресу, кратному 16.  Хотя сегмент может располагаться в любом месте памяти и иметь размер до 64 Кбайт, он требует столько памяти, сколько необходимо для выполнения программы.

Сегмент кодов (CS) содержит машинные команды, которые будут выполняться. Обычно первая выполняемая команда находится в начале этого сегмента и операционная система передает управление по адресу данного сегмента для выполнения программы. Регистр сегмента кодов (CS) адресует данный сегмент.

Сегмент данных (DS) содержит определенные данные, константы и рабочие области, необходимые программе. Регистр сегмента данных (DS) адресует данный сегмент.

Сегмент стека (SS) содержит адреса возврата как для программы при возврате в операционную систему, так и для вызовов подпрограмм при возврате в главную программу. Регистр сегмента стека (SS) адресует данный сегмент.

Еще один сегментный регистр - дополнительный регистр сегмента (ES) - предназначен для специального использования.

Регистры общего назначения (РОН)

Регистр - совокупность устройств, используемых для хранения информации, и обеспечения быстрого доступа к ней.

Регистр (AX) является основным сумматором и применяется для всех операций ввода-вывода, некоторых операций над строками и некоторых арифметических операций.

Регистр (BX) является базовым регистром. Это единственный регистр общего назначения, который может использоваться в качестве индекса для расширенной адресации.

Регистр (CX) является счетчиком. Он необходим для управления числом повторений циклов и для операций сдвига влево или вправо. Регистр (CX) используется также для вычислений.

Регистр (DX) является регистром данных. Он применяется для некоторых операций ввода-вывода и тех операций умножения и деления над большими числами.

Регистровые указатели (SP и BP) обеспечивают системе доступ к данным в сегменте стека. Регистр (SP) обеспечивает использование стека в памяти, позволяет временно хранить адреса и иногда данные. Этот регистр связан с регистром (SS) для адресации стека. Регистр (BP) облегчает доступ к параметрам (данным  и адресам, переданным через стек).

Индексные регистры (SI и DI) применяются для расширенной адресации и для использования в операциях сложения и вычитания. Регистр (SI) является индексом источника и применяется для некоторых операций над строками. Регистр (DI) является индексом назначения и применяется также для некоторых операций над строками.

Регистр командного указателя (IP) содержит смещение на команду, которая должна быть выполнена.

Флаговый регистр определяет текущее состояние машины и результаты  выполнения операций (проверка четности, переполнения, переносов, знака).   

 5 Лекция 5. Процессор. Способы организации управления вычислительным процессом

 Цель лекции

Изучение принципов построения современных устройств обработки цифровой информации - процессоров, их структурной и функциональной реализации.

Содержание лекции

Способы организации управления вычислительным процессом. Схемное управление. Микропрограммное управление. Технология MMX.

 5.1 Способы организации управления вычислительным процессом

При автоматическом выполнении программы процессором команды последовательно поступают из оперативной памяти (ОП) в ЦУУ на время их выполнения АЛУ. Интервал времени, в течение которого процессор выполняет команду, называют рабочим циклом ЭВМ. Величина рабочего цикла зависит от структуры команды, типа операций, структуры операционных блоков АЛУ.

По принципу организации управления вычислительным процессом различают процессоры схемного типа или «жесткой» логикой, с микропрограммным и смешанным (микропрограммно-схемным) управлением.

Схемное управление - управление, при котором для выполнения любой операции последовательность управляющих сигналов задается логическими схемами (см. рисунок 5.1). Различают центральное, местное и смешанное схемное управление.

 

 

 

 

 

 


                                     1            0              0        1      …       0

 

 

УПn – управляющие части

 

Рисунок 5.1- Схемный принцип управления

 В процессорах с центральным управлением длительность рабочего цикла выбирается такой, чтобы за время между двумя управляющими сигналами выполнялась самая длинная операция в процессоре. Такие процессоры получили название синхронных, а блок, в котором формируются управляющие сигналы для всех исполнительных устройств ЭВМ, называют центральным блоком управления (ЦБУ).

В синхронных процессорах при выполнении большинства операций, особенно коротких (например, операция сложения), происходит потеря машинного времени, связанная с непроизводительными простоями процессора. Однако структура процессора отличается простотой, экономичностью и удобна в эксплуатации.

В процессорах с местным управлением вычислительным процессом управление производится так, что каждая операция выполняется после выполнения предыдущей операции. При этом каждое исполнительное устройство после окончания работы формирует сигнал «Конец работы», который одновременно является сигналом «Начало работы» другого исполнительного устройства. Процессоры с переменной длительностью рабочего цикла, величина которого зависит от вида выполняемой операции и кодов операндов, называют асинхронными. В асинхронных процессорах основные исполнительные устройства имеют местные (автономные) блоки управления, что резко повышает быстродействие таких процессоров, так как отсутствуют простои между реальными циклами выполнения команд. Основной недостаток асинхронных процессоров — их сложность.

В процессорах со смешанным управлением  исполнение простейших операций осуществляется в синхронном режиме, а наиболее сложные операции (например, деление, умножение и др.) - в асинхронном. При смешанном управлении процессор содержит как центральный блок, так и местные блоки управления операциями. Смешанный способ управления вычислительным процессом позволяет получить высокое быстродействие процессора при умеренных затратах оборудования, а поэтому наиболее распространен в современных ЭВМ.

 Микропрограммное управление (см. рисунок 5.2) основано на замене управляющих логических схем (см. рисунок 5.3) специальной программой, хранящейся в ПЗУ. При таком управлении каждая команда разделяется на ряд элементарных этапов, получивших название микроопераций. Последовательность микрокоманд, выполняющих одну команду (операцию), представляет собой микропрограмму.   Для характеристики временных соотношений между различными этапами операции используется понятие машинный такт, определяющий интервал времени, в течение которого выполняется одна или одновременно несколько микроопераций.

 

Команда                                                                        Регистр управляющего слова     

 

 


                                      К управляющим цепям

 

 Рисунок 5.2- Микропрограммный принцип

 Достоинство микропрограммного управления заключается в том, что для изменения вида операций нет необходимости в переделке сложных электронных схем, неизбежной в ЭВМ со схемным управлением, а следует только изменить микропрограмму. Это обстоятельство дает возможность в данной ЭВМ использовать программы, составленные для другой ЭВМ. Благодаря этому микропрограммное управление получило широкое распространение в современных ЭВМ.

 

 

 

 


 РК                                                                                                  РМК

     К управляющим цепям                        

 БМУ – блок микропрограммного управления

МК - микрокоманда

РК -  регистр команд 

УС -  управляющее слово

РМК – регистр микрокоманд

         Рисунок 5.3-Схема управляющего устройства при микропрограммном принципе управления

         5.2 Технология MMX

Технология MMX - разработана для ускорения мультимедия и коммуникационных программ. Она включает в себя новые команды и типы данных, что позволяет создавать приложения нового уровня. Технология основана на параллельной обработке данных. При этом сохраняется полная совместимость с существующими операционными системами  и программным обеспечением. ММХ-технологии поддерживает новую арифметику, называемую арифметикой с насыщением (Saturation arithmetic).

Наибольший эффект от использования ММХ-технологии может быть достигнут в алгоритмах со следующими характеристиками:

- малый размер данных (8-битные графические пикселы, 16-битные звуковые данные);

- короткие, часто повторяющиеся циклы;

- частые умножения и накопления.

В основе ММХ лежит принцип SIMD (Single Instruction Multiple Data), т.е. одной командой  можно обработать сразу несколько единиц информации. 

5.3 Принципы конвейерной технологии

Разработчики архитектуры компьютеров издавна прибегали к методам проектирования, известным под общим названием "совмещение операций", при котором аппаратура компьютера в любой момент времени выполняет одновременно более одной базовой операции. Этот общий метод включает два понятия: параллелизм и конвейеризацию. Хотя у них много общего и их зачастую трудно различать на практике, эти термины отражают два совершенно различных подхода. При параллелизме совмещение операций достигается путем воспроизведения в нескольких копиях аппаратной структуры. Высокая производительность достигается за счет одновременной работы всех элементов структур, осуществляющих решение различных частей задачи.

Конвейеризация (или конвейерная обработка) в общем случае основана на разделении подлежащей исполнению функции на более мелкие части, называемые ступенями, и выделении для каждой из них отдельного блока аппаратуры. Так обработку любой машинной команды можно разделить на несколько этапов (несколько ступеней), организовав передачу данных от одного этапа к следующему. При этом конвейерную обработку можно использовать для совмещения этапов выполнения разных команд. Производительность при этом возрастает благодаря тому, что одновременно на различных ступенях конвейера выполняются несколько команд. Конвейерная обработка такого рода широко применяется во всех современных быстродействующих процессорах.

Для иллюстрации основных принципов построения процессоров мы будем использовать простейшую архитектуру, содержащую 32 целочисленных регистра общего назначения (R0,...,R31), 32 регистра плавающей точки (F0,...,F31) и счетчик команд PC. Будем считать, что набор команд нашего процессора включает типичные арифметические и логические операции, операции с плавающей точкой, операции пересылки данных, операции управления потоком команд и системные операции. В арифметических командах используется трехадресный формат, типичный для RISC-процессоров, а для обращения к памяти используются операции загрузки и записи содержимого регистров в память.

Выполнение типичной команды можно разделить на следующие этапы:

1.     Выборка команды - IF (по адресу, заданному счетчиком команд, из памяти извлекается команда);

2.     Декодирование команды / выборка операндов из регистров - ID;

3.     Выполнение операции / вычисление эффективного адреса памяти - EX;

4.     Обращение к памяти - MEM; 

5.     Запоминание результата - WB.

 

6 Лекция 6. Процессор. Направления совершенствования архитектуры микропроцессоров

   Цель лекции.

Изучение принципов построения современных устройств обработки цифровой информации - процессоров, их структурной и функциональной реализации.

Содержание лекции

Классификация процессоров (CISC и RISC). Микроархитектура процессоров семейства Р6.

6.1 Классификация процессоров (CISC и RISC)

Двумя основными архитектурами набора команд, используемыми компьютерной промышленностью на современном этапе развития вычислительной техники являются архитектуры CISC и RISC. Основоположником CISC-архитектуры можно считать компанию IBM с ее базовой архитектурой /360, ядро которой используется с1964 года и дошло до наших дней, например, в таких современных мейнфреймах как IBM ES/9000.

Лидером в разработке микропроцессоров c полным набором команд (CISC - Complete Instruction Set Computer) считается компания Intel со своей серией x86 и Pentium. Эта архитектура является практическим стандартом для рынка микрокомпьютеров. Для CISC-процессоров характерно: сравнительно небольшое число регистров общего назначения; большое количество машинных команд, некоторые из которых нагружены семантически аналогично операторам высокоуровневых языков программирования и выполняются за много тактов; большое количество методов адресации; большое количество форматов команд различной разрядности; преобладание двухадресного формата команд; наличие команд обработки типа регистр-память.

Основой архитектуры современных рабочих станций и серверов является архитектура компьютера с сокращенным набором команд (RISC - Reduced Instruction Set Computer). Эту архитектуру С. Крэй с успехом применил при создании широко известной серии суперкомпьютеров компании Cray Research. Понятие RISC в современном его понимании сформировалось на базе трех исследовательских проектов компьютеров: процессора 801 компании IBM, процессора RISC университета Беркли и процессора MIPS Стенфордского университета.

Основным аспектом разработки которой была эффективная реализация конвейерной обработки посредством тщательного планирования компилятором его загрузки, отделяя команды обработки от команд работы с памятью, и делали упор на эффективную конвейерную обработку. Система команд разрабатывалась таким образом, чтобы выполнение любой команды занимало небольшое количество машинных тактов (предпочтительно один машинный такт). Сама логика выполнения команд с целью повышения производительности ориентировалась на аппаратную, а не на микропрограммную реализацию. Чтобы упростить логику декодирования команд использовались команды фиксированной длины и фиксированного формата.

Среди других особенностей RISC-архитектур следует отметить наличие достаточно большого регистрового файла (в типовых RISC-процессорах реализуются 32 или большее число регистров по сравнению с 8 - 16 регистрами в CISC-архитектурах), что позволяет большему объему данных храниться в регистрах на процессорном кристалле большее время и упрощает работу компилятора по распределению регистров под переменные. Для обработки, как правило, используются трехадресные команды, что помимо упрощения дешифрации дает возможность сохранять большее число переменных в регистрах без их последующей перезагрузки.

Развитие архитектуры RISC в значительной степени определялось прогрессом в области создания оптимизирующих компиляторов. Именно современная техника компиляции позволяет эффективно использовать преимущества большего регистрового файла, конвейерной организации и большей скорости выполнения команд. Современные компиляторы используют также преимущества другой оптимизационной техники для повышения производительности, обычно применяемой в процессорах RISC: реализацию задержанных переходов и суперскалярной обработки, позволяющей в один и тот же момент времени выдавать на выполнение несколько команд.

Следует отметить, что в последних разработках компании Intel (имеется в виду Pentium P54C и процессор следующего поколения P6), а также ее последователей-конкурентов (AMD R5, Cyrix M1, NexGen Nx586 и др.) широко используются идеи, реализованные в RISC-микропроцессорах, так что многие различия между CISC и RISC стираются. Однако сложность архитектуры и системы команд x86 остается и является главным фактором, ограничивающим производительность процессоров на ее основе.

6.2 Микроархитектура процессоров семейства Р6

Процессор Pentium представляет coбой довольно простое и весьма ограниченное приближение к суперскалярной архитектуре. Два его конвейера нельзя считать полностью независимыми, поскольку в случае остановки одного из них другой также должен быть остановлен и, таким образом, динамический запуск команд на исполнение (т. е. запуск команд с нарушением последовательности их расположения в программе) не представляется возможным. Блок арифметики с плавающей точкой не является полностью автономным, а связан с конвейерами целочисленных операций. Следовательно, инструкции целочисленной арифметики и арифметики с плавающей точкой не могут исполняться параллельно. Процессоры Р6, напротив, можно смело отнести к ЦП с суперскалярной архитектурой, позволяющей формировать за один машинный такт сразу несколько результатов (естественно, спустя некоторое время, называемое временем старта. Кроме того, эти процессоры отличается повышенной тактовой частотой. На рис. 6.1приведена блок-схема процессора Pentium Pro

Увеличение тактовой частоты Pentium Pro достигается за счет глубокой конвейеризации. Поскольку блок резервирования обладает высокой гибкостью, можно считать, что конвейер не имеет фиксированного числа ступеней, но минимальное число тактов, в течение которых может быть выполнена команда, составляет 12. Такие фазы, как обращение к кэшу и декодирование команды, требуют 2,5 такта каждая.

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

БЗД – блок записи данных

БФАЗД – блок формирования записи данных

БФАЗ – блок формирования адреса загрузки

ФТ – фиксированная точка

ПТ – плавающая точка

А -  арифметика

Рисунок 6.1- Блок-схема процессора Pentium Pro

Для достижения максимальной производительности Pentium Pro разработчики разместили кэш-память второго уровня на отдельном кристалле, который монтируется в один корпус с чипом центрального процессора. Благодаря тому, что соединения между ними не выходят за пределы корпуса (т. е. имеют минимальную протяженность) и выполнены по схеме точка - точка, инженеры компании смогли использовать в интерфейсе типа процессор - кэш нестандартные уровни сигналов и получить высокую пропускную способность тракта. Чип кэша второго уровня выпускается в двух модификациях: емкостью 256 и 512 Кбайт - и обеспечивает передачу 8 байт за такт даже при рабочей частоте процессора 200 МГц.

7 Лекция 7. Процессор. Направления совершенствования архитектуры микропроцессоров (2)

             

 Цель лекции

Изучение принципов построения современных устройств обработки цифровой информации - процессоров, их структурной и функциональной реализации.

Содержание лекции

Микроархитектура процессоров семейства AMD.

7.1 Микроархитектура процессоров семейства AMD

В процессоре AMD-K6-2 реализована так называемая "Enhanced RISC86"-микроархитектура. AMD-K6-2 представляет собой пример объединенной архитектуры на   основе преобразования  х86-команд в более простые в обращении RISC-инструкции.

Основная ее особенность состоит в том, что внешние х86-инструкции, поступающие на    обработку в процессор, преобразуются во внутренние RISC86-инструкции, которые и    исполняются процессором. Вместо того чтобы напрямую исполнять сложные х86-инструкции с переменной длиной от 1 до 15 байт, процессор обрабатывает поток простых RISC86-инструкций фиксированной длины.

В состав процессора AMD-K6-2 (рисунок 7.1) входят несколько основных модулей; L1-кэш данных (Level-One Dual Port Data Cache), Li-кэш инструкций (Level-One Instruction Cache) с кэшем предварительного декодирования (Predecode Cache), модуль декодирования (Multiple Instruction Decoders), центральный планировщик (Centralized RISC86 Operation Scheduler), вычислительные блоки (Execution Units) и модуль предсказания переходов (Branch Logic).

L1-кэш инструкций и данных, предварительное декодирование. L1-кэш состоит из двух независимых блоков: L1-кэша данных (Level-One Dual Port Data Cache) и L1-кэша инструкций (Level-One Instruction Cache) с кэшем предварительного декодирования (Predecode Cache). L1-кэш данных предназначен только для хранения данных и имеет объем 32 Кбайт- Несколько сложнее обстоит дело с L1-кэшем инструкций: наряду с инструкциями, для хранения которых предназначены 32 Кбайт памяти, в нем хранятся так называемые "биты преддекодирования" (predecode bits) — для них отведено 20 Кбайт памяти. Дело в том, что после загрузки инструкции в L1-кэш инструкций выполняется ее предварительное декодирование (predecoding) — к каждому байту инструкции добавляется пять бит (из этого и следует соотношение 32 Кбайт/20 Кбайт = 8/5), в которые записывается информация о количестве байт, оставшихся до начала следующей инструкции. Эта информация используется на этапе декодирования х86-инструкций в RISС8б-инструкции. После того, как L1 -кэш инструкций полностью заполнится данными, инструкции вместе с преддекодированными битами передаются в буфер инструкций (Instruction Buffer).

Модуль декодирования (Multiple Instruction Decoders), Модуль декодирования извлекает х86-инструкций (до 16 байт данных с инструкциями за один такт) с битами преддекодирования из буфера инструкций (Instruction Buffer), определяет границы инструкций и преобразует их в RISC86-инструкции. Непосредственно преобразованием занимаются четыре декодера; два для декодирования простых (Short Decoder #1, Short Decoder #2) и два для декодирования сложных х86-инструкций (Long Decoder, Vector Decoder). Одновременно могут работать либо два декодера Short Decoder #1 и Short Decoder #2, либо декодер Long Decoder, либо декодер Vector Decoder.

  

 

Рисунок 7.1- Микроархитектура процессора AMD-K6-2

Два декодера Short Decoder #1 и Short Decoder #2 работают параллельно и обрабатывают наиболее часто используемые х86-инструкций — move, shift, branch, ALU, FPU, а также инструкции из наборов команд ММХ и 3DNow! Декодеры Short Decoder #1 и Short Decoder #2 обрабатывают только часто используемые (most commonly-used) х86-инструкций длиной не более семи байт. Каждый может преобразовать только одну такую х86-инструкцию и сгенерировать 0 (например, при обработке х86-инструкций NOP), одну или две RISC86-инструкции за такт. Таким образом, за один такт оба декодера могут сгенерировать до 4 РISC86-инструкций.

Редко используемые инструкции (semi-commonly-used) длиной до семи байт и обычные инструкции (commonly-used) с длиной большей семи байт, но меньшей или равной 11 байтам обрабатываются декодером Long Decoder, который может декодировать только одну такую х86-инструкцию и сгенерировать до 4 RISC86-инструкций за такт. Все остальные преобразования (более сложные инструкции, прерывания, и. т. д.) выполняются декодером Vector Decoder. В этом случае Vector Decoder генерирует набор первых RISC86-инструкции и адрес заранее предопределенного набора последующих инструкций, который хранится в ROM-памяти (On-Chip ROM) и извлекается блоком RISC86 Sequencer.

Все наборы RISC86-операций, генерируемые декодерами и извлекаемые из On-Chip ROM всегда (!) состоят из групп, содержащих по четыре RISC86-операции. В том случае, если их получилось меньше, недостающее количество заполняется пустыми RISC86-инструкциями NOP. Например, если Long Decoder преобразовал х86-инструкцию в три RISC86-инструкции, то к ней добавляется одна RISC86-инструкция NOP. Получившийся лоток из таких групп поступает в буфер планировщика (Scheduler Buffer) — за один такт всегда передается группа из четырех RISC-операций. Центральный планировщик (Centralized RISC86 Operation Scheduler). Планировщик — это сердце процессора AMD-K6-2. Он следит за процессом исполнения RISK86-инструкций, приведением результата их исполнения к х86-архитектуре, а также возвращением результатов спекулятивного выполнения х86-инструкций в соответствии с их порядком поступления на вход процессора.

В буфере планировщика может одновременно содержаться до 24 RISC86-инструкций. Любая из них может быть в любой момент передана на исполнение соответствующему вычислительному блоку (store, load, branch, register X integer/multimedia, register Y integer/multimedia, floating-point), если, конечно, последний свободен. Таким образом, реализуется исполнение инструкций в порядке, отличном от порядка их поступления в буфер (out-of-order execution). В общей сложности планировщик может передать на выполнение шесть и завершить (retire) также шесть RISC86-инструкций за такт, вычислительные блоки (Execution Units). Процессор AMD-K6-2 содержит 30 параллельных вычислительных блоков — Store Unit, Load Unit, Integer X ALU, Integer Y ALU, MMX ALU (X), MMX ALU (Y), MMX/3DNow! Multiplier, 3DNow! ALU, FPU и Branch Unit. Каждый блок работает независимо от остальных, так что несколько блоков  могут обрабатывать переданные им на исполнение RISC86-инструкции.

Integer, MMX- и 3DNow! - инструкции передаются по двум независимым шинам — Register X Issue Bus и Register Y Issue Bus. При этом блоки Integer X ALU и MMX ALU (X) подключены только к шине Register X Issue Bus, a Integer Y ALU и MMX ALU (У) — только к шине Register Y Issue Bus. А вот блоки MMX/3DNow! Multiplier и 3DNow! ALU подключены сразу к обеим шинам, как и блок MMX Shifter, функция которого заключается в том, чтобы переключать блоки MMX/3DNow! Multiplier и 3DNow! ALU между шинами.

Модуль предсказания переходов (Branch Logic). Назначение этого модуля, как следует из его названия, состоит в предсказании возможных переходов.

Во всех начальных процессорах AMD, Модуль вычислений с плавающей точкой был неконвейерным, что не позволяло начать выполнять новую команду пока не закончиться выполнение предыдущей. Это приводит к сильному падению производительности всей системы. Разработчики AMD не вносили никаких изменений в FPU, рассчитывая на свой блок 3Dnow! В Athlone AMD  впервые представляет новый, полностью конвейерный FPU модуль, позволяюший выполнять до трех операций за такт.Три вычислительных блока ,  модули Stack Map, Registry Rename, Scheduler с 36 входами и FPU Register File с 88 входами позволяют разделить вычисления между ними .

FPU в процессорах Pentium III и Celeron разделен на два модуля FADD и FMUL; первый, полностью конвейерный, выполняет простые вычисления, в то время как второй выполняет более сложные вычисления и не полностью конвейерный. Естественно, что наличие трех, полностью конвейерных модулей, вместо двух, из которых только один полностью конвейерный, позволяет получить лучшую производительность в приложениях, активно использующих вычисления вещественных чисел. Одной из интересных особенностей нового процессора является применение новой архитектуры системной шины — EV6. Такая же архитектура применяется в системах на процессорах Alpha. Применение EV6 связано с желанием AMD использовать Athlon в производительных многопроцессорных системах.Сравнение EV6 и GTL+ (Pentium III и Celeron) показывает, что первая архитектура использует технологию Point to Point, в которой каждый процессор имеет свою отдельную часть шины, в то время, как в GTL+ процессоры должны делить одну "широкую" шину. Это объясняет, почему многопроцессорные системы на GTL+ шине очень трудно найти. EV6 поддерживает до 14 процессоров, но пока самые оптимальные теоретические расчеты предлагают использовать не более восьми процессоров.

 

 

 

 

 

 

Рисунок 7.2 -Организация системной шины

8 Лекция 8. Организация памяти ВМ

 Цель лекции

Изучение системы памяти ВМ, способов увеличения представления данных для обработки , а также  структурной и функциональной реализации памяти.

Содержание лекции

Иерархическая организация системы памяти. Основные характеристики устройств системы памяти ВМ. Организация кэш-памяти.

 8.1 Иерархическая организация системы памяти

Память - одна из наиболее важных подсистем ВМ. От памяти зависят функциональные возможности ВМ как средства обработки данных (зависит возможность установки и исполнения того или иного ПО). Организация и характеристики па­мяти существенно влияют на все общетехнические показатели ВМ: производительность, стоимость и надежность.

Назначение памяти - запись, хранение и чтение информации, используемой в процессе работы ВМ. Основные характеристики памяти - информационная емкость Vп  , время доступа к информации t лосг, стоимость Сп хранения единицы информации (бита). Под временем доступа понимают промежуток времени между началом обращения процессора за данными и моментом их появления на выходе памяти. Полный цикл обращения к памяти занимает несколько большее время и называется временем обращения. Память относится к основным ресурсам ВМ и влияет на ее возможности.Требования увеличения информационной емкости памяти, снижения времени доступа и стоимости противоречивы. Поэтому разработчики ВМ и ВС используют такие компромиссные решения, которые обеспечивают эффективное функционирование ВМ при разумных ограничениях на стоимость. Таким компромиссным решением является многоуровневая организация памяти с использованием различных устройств.

Совокупность устройств, обеспечивающих запись, хранение чтение информации в ВМ, образует систему памяти. Она включает: регистры процессора, кэш-память (одного или двух уровней), ОП, внешнюю память (на ЖД и МД, на компакт-дисках с оптическим считыванием, на магнитной ленте), архивную память в виде сменных дисков и кассет.

Особо следует выделить ОП. Она имеет линейно-адресную орга­низацию. При этом запоминающие элементы ОП (электронные схемы, предназначенные для записи, хранения и чтения 1 бит) сгруппированы в ячейки. Информационная емкость (ячейки кратна байту (1 байт = 8 бит) и может составлять 8, 16, 32, 64 бит. Байт — минимальная адресуемая единица информации. Запоминающие устройства, в которых доступ к данным осуществляется по адресу, называют запоминающими устройствами с произвольным доступом.

Информационный обмен процессора с периферийными устройствами осуществляется через регистры соответствующих контроллеров и адаптеров. Эти регистры упорядочены и перенумерованы . Номер регистра является его адресом. В командах ввода и вывода указываются эти адреса.

Чтобы различать адреса ячеек ОП и регистров ввода-вывода в большинстве ВМ используют два различных АП: ОП и периферийных устройств. Тип используемого процессором АП определяется  типом исполняемой команды.

Кэш-память является буфером между ОП и процессором, поэтому адреса кэша повторяют соответствующие адреса ОП.

Организация информации во внешней памяти построена на принципах, отличных от линейно-адресной организации ОП. Информация структурируется с учетом содержания и соответствующих логических связей. Основной единицей информации здесь является файл. Файл — совокупность связанных записей, рассматриваемая как единое целое. Записью называют совокупность данных, характеризующую тот или иной объект. По виду информации различают программные файлы и файлы данных. Пользователь определяет имя файла и его логическую организацию. Поиск нужного файла осуществляется не по адресу, а по имени файла.

Вычислительный процесс в ВМ организует процессор. При обработке и перемещении данных процессор обращается по адресу. Но адреса есть только в ОП. Поэтому данные, хранимые во внешней памяти, при обработке требуется переписать в ОП. Контроллеры ВЗУ содержат регистры, каждый из которых имеет адрес в АП внешних (периферийных) устройств. Используя эти адреса, процессор организует обмен данными между основной и внешней памятью. Работой процессора при этом управляет ОС. В процессе работы ВМ информация (программы, данные), необходимая процессору, передается из ВЗУ в ОП и записывается на место утратившей для процессора актуальность информации, которая предварительно копируется в ВЗУ. Обмен информацией осуществляется файлами. Чем больше информационная емкость ОП, тем реже требуется обмен с ВЗУ, тем быстрее решаются задачи на ВМ.

В таблице 8.1 приведены типичные характеристики различных уст­ройств системы памяти. Следует отметить, что с развитием технологий изготовления запоминающих устройств характеристики постоянно улучшаются.

 

Таблица 8.1- Основные характеристики устройств системы памяти ВМ

Характеристика

Уровень иерархии

 

 

 

Регистр

 

Кэш-память

 

ОП

 

    НЖМД

1 Информационная емкость Vп , байт

 

 

<103

 

<4·106

 

<4·109

 

>10"

2 Время доступа

tдост, нс

 

0,5-3

 

1-3

 

30—100

2·106

3 Применяемая технология изготовления

 

СМОS*, ВiСМОS**

 

СМОS

 SRАМ***

 

СМОS

 DRАМ****

 

Магнитный диск

4 Устройство (программа) управления обменом

 

МПАМП

 

Контролер кэша, ОП

 

ОС

 

ОС и

пользователь

5 Следующий уровень обмена информацией

 

кэш-память

 

ОП

 

НЖМД

 

Магнитная лента, ком­пакт-диск

*SМОS — транзисторы, изготовленные по КМОП-технологии.

** ВiСМОS — БИКМОП-технология, сочетающая биполярные и униполярные транзисторы.

 

*** СМОS SRАМ — СБИС статической памяти, выполненные по КМОП- технологии.

 

'*** СМОS DRАМ — СБИС динамической памяти, выполненные по КМОП- технологии.

 

Из таблицы 8.1 видно, что чем ниже уровень иерархии, тем больше быстродействие, но при этом и стоимость запоминающего элемента также выше.

Алгоритмический характер обработки данных и принципы организации ВМ обусловливают свойство временной и пространственной локальности программ и данных. Оно проявляется в том, что на отдельных этапах решения какой-либо задачи в вычислительном процессе задействована относительно небольшая доля команд и данных соответствующей программы. Но в про­цессе работы эту задействованную часть информации требуется обновлять. Это свойство и позволяет использовать в ВС устройства памяти с различным быстродействием. Выбор информаци­онного объема устройств памяти и организация обмена информа­цией между ними проводятся в целях оптимизации соотношения стоимости к быстродействию всей системы памяти. Согласно известной статистике свойство локальности программ и данных численно характеризуется соотношением 90/10—10 % команд текста программы при ее выполнении составляют 90 % выполненных команд (за счет многократного выполнения этой небольшой части команд).

ОП строится на СБИС полупроводниковых запоминающих устройств. Как указано в таблице 8.1, в основном используются СБИС динамической и статической памяти, выполненные по КМОП-технологии. Особенности схемотехники и организации работы СБИС существенно влияют на структурную организацию устройства ОП. Иерархическая организация ОП имеет следующие уровни: СБИС, модуль памяти (SIММ, DIММ), накопитель, разде­ленный на банки. На организацию ОП и ее взаимодействие с центральным процессором существенно влияет использование кэшей.

 8.2 Организация кэш-памяти

Принципы размещения блоков в кэш-памяти определяют три основных типа их организации:

- если каждый блок основной памяти имеет только одно фиксированное место, на котором он может появиться в кэш-памяти, то такая кэш-память называется кэшем с прямым отображением (direct mapped). Это наиболее простая организация кэш-памяти, при которой для отображение адресов блоков основной памяти на адреса кэш-памяти просто используются младшие разряды адреса блока. Таким образом, все блоки основной памяти, имеющие одинаковые младшие разряды в своем адресе, попадают в один блок кэш-памяти, т.е.

(адрес блока кэш-памяти) =  (адрес блока основной памяти) mod (число блоков в кэш-памяти);

 
 

 

 

 


-   если некоторый блок основной памяти может располагаться на любом месте кэш-памяти, то кэш называется полностью ассоциативным (fully associative);

-   если некоторый блок основной памяти может располагаться на ограниченном множестве мест в кэш-памяти, то кэш называется множественно-ассоциативным (set associative). Обычно множество представляет собой группу из двух или большего числа блоков в кэше. Если множество состоит из n блоков, то такое размещение называется множественно-ассоциативным с n каналами (n-way set associative). Для размещения блока прежде всего необходимо определить множество. Множество определяется младшими разрядами адреса блока памяти (индексом):

(адрес множества кэш-памяти) =  (адрес блока основной памяти) mod (число множеств в кэш-памяти).

 

 
 

 

 

 


Далее, блок может размещаться на любом месте данного множества.

У каждого блока в кэш-памяти имеется адресный тег, указывающий, какой блок в основной памяти данный блок кэш-памяти представляет. Эти теги обычно одновременно сравниваются с выработанным процессором адресом блока памяти.

Кроме того, необходим способ определения того, что блок кэш-памяти содержит достоверную или пригодную для использования информацию. Наиболее общим способом решения этой проблемы является добавление к тегу так называемого бита достоверности (valid bit).

Адресация множественно-ассоциативной кэш-памяти осуществляется путем деления адреса, поступающего из процессора, на три части: поле смещения используется для выбора байта внутри блока кэш-памяти, поле индекса определяет номер множества, а поле тега используется для сравнения. Если общий размер кэш-памяти зафиксировать, то увеличение степени ассоциативности приводит к увеличению количества блоков в множестве, при этом уменьшается размер индекса и увеличивается размер тега.

Формула для среднего времени доступа к памяти в системах с кэш-памятью выглядит следующим образом:

Среднее время доступа = Время обращения при попадании + Доля промахов * Потери при промахе.

 
 

 

 

 


Эта формула наглядно показывает пути оптимизации работы кэш-памяти: сокращение доли промахов, сокращение потерь при промахе, а также сокращение времени обращения к кэш-памяти при попадании.

 

9 Лекция 9. Организация оперативной памяти (RAM)

 

 Цель лекции

Изучение системы памяти ВМ, способов увеличения представления данных для обработки , а также  структурной и функциональной реализации памяти.

Содержание лекции

Типы и классификация ОП. Динамическое распределение памяти.

9.1 Типы и классификация ОП

Оперативная память (ОП) — совокупность ОЗУ, объединенных в одну систему, управляемую процессором. Для обеспечения   приспосабливаемости ЭВМ к конкретным потребностям пользователей применяют принцип блочного построения ОП. Так, например, на основе блоков О3У емкостью 128 и 256 Кслов можно построить ОП любой емкости. ОП заданной емкости, составленная из нескольких блоков ОЗУ, называется многоблочной 0П.

Функциональном отношении многоблочная ОП рассматривается как одно ОЗУ с емкостью, равной сумме емкостей блоков, и быстродействием, примерно равным быстродействию отдельного блока. Адрес ячеек такой ОП содержит адрес блока и адрес ячейки памяти в заданном блоке ОЗУ.

         Устройства, подключенные к ОП, обращаются к ней независимо друг от друга. Принцип обслуживания запросов  к ОП -  приоритетный. Устройствам присваиваются приоритеты:  низший — центральному процессору, более высший — ВЗУ. ОП, ресурсы которой распределяются между несколькими потребителями, называют ОП с многоканальным доступом.

Многоблочная ОП, в которой допускается совместное выполнение нескольких обращений к разным блокам ОЗУ называется ОП с расслоением обращений. В такой ОП блоки ОЗУ функционируют параллельно во времени, что возможно, если последующие обращения к ОП адресованы к блокам, не занятым обслуживанием предшествующих запросов. Степень расслоения обращений характеризуется коэффициентом расслоения, равным среднему числу обращений к ОП, которые могут быть приняты на обслуживание одновременно. Чем выше коэффициент расслоения, тем выше производительность.

Из микросхем, памяти (RAM - Random Access Memory, память с произвольным доступом) используется два основных типа: статическая (SRAM - Static RAM) и динамическая (DRAM - Dynamic RAM).

Рассмотрим понятия статическая и динамическая. Назовем, упорядоченную последовательность информационных и управляющих слов-  массивом. Количество ячеек памяти, используемое для представления массива в ЭВМ, называется длиной массива.

Группа ячеек памяти с последовательными номерами   Аб, Аб+1Аб+2, ... ,  Аб+n, представляющая массив длиной (n+1), рассматривается  как  массив  ячеек  памяти  с  базовым  адресом   Аб (рисунок 6.1).

Статическое распределение памяти основано на выделении ячеек ОП для массивов в процессе анализа и составления программы, т. е. до начала решения задачи и при выполнении программы базисные адреса сохраняют постоянные значения.

 При статическом распределении ячеек памяти в массивах память используется неэффективно, так как в процессе решения задачи количество слов в массиве в большинстве случаев меньше длины массива ячеек с базовым адресом Аб. Поэтому этот способ применяют лишь в простейших системах программирования на небольших ЭВМ.

 

Выделение в памяти массива ячеек длиной (n+1) и базовым адресом Аб

 

 

 

 

 

 Рисунок 9.1

                                    

Динамическое распределение памяти основано на выделении ячеек памяти для массивов с учетом их длин в порядке их появления в процессе решения задачи. Оно используется для экономии ячеек памяти в пределах одной программы и при мультипрограммной работе ЭВМ для распределения памяти между программами.

В статической памяти элементы (ячейки) построены на различных вариантах триггеров - схем с двумя устойчивыми состояниями. После записи бита в такую ячейку она может пребывать в этом состоянии столь угодно долго - необходимо только наличие питания. При обращении к микросхеме статической памяти на нее подается полный адрес, который при помощи внутреннего дешифратора преобразуется в сигналы выборки конкретных ячеек. Ячейки статической памяти имеют малое время, срабатывания (единицы-десятки наносекунд), однако микросхемы на их основе имеют низкую удельную плотность данных (порядка единиц Мбит на корпус) и высокое энергопотребление. Поэтому статическая память используется в основном в качестве буферной (кэш-память).

В динамической памяти ячейки построены на основе областей с накоплением зарядов, занимающих гораздо меньшую площадь, нежели триггеры,  практически не потребляющих энергии при хранении. При записи бита в такую ячейку в ней (формируется электрический заряд, который сохраняется в течение нескольких миллисекунд; для постоянного сохранения заряда ячейки необходимо регенерировать - перезаписывать содержимое для восстановления зарядов. Ячейки микросхем динамической памяти организованы в виде прямоугольной (обычно - квадратной) матрицы; при обращении к микросхеме на ее входы вначале подается адрес строки матрицы, сопровождаемый сигналом RAS (Row Address Strobe - строб адреса строки), затем, через некоторое время - адрес столбца, сопровождаемый сигналом CAS (Column Address Strobe - строб адреса столбца). При каждом обращении к ячейке регенерируют все ячейки выбранной строки, поэтому для полной регенерации матрицы достаточно перебрать адреса строк. Ячейки динамической памяти имеют большее время срабатывания (десятки- сотни наносекунд), но большую удельную плотность (порядка десятков Мбит на корпус) и меньшее энергопотребление. Динамическая память используется в качестве основной.

Обычные виды SRAM и DRAM называют также асинхронными,  потому что установка адреса, подача управляющих сигналов и чтение/запись данных могут выполняться в произвольные моменты времени - необходимо только соблюдение временных соотношений между этими сигналами. FPM DRAM (Fast Page Mode DRAM - динамическая память с быстрым страничным доступом). Память со страничным доступом отличается от обычной динамической памяти тем, что после выбора строки матрицы и удержании RAS допускает многократную установку адреса столбца, стробируемого CAS, и также быструю регенерацию по схеме "CAS прежде RAS". Первое позволяет ускорить блочные передачи, когда весь блок данных или его часть находятся внутри одной строки матрицы, называемой в этой системе страницей, а второе - снизить накладные расходы на регенерацию памяти.

EDО (Entended Data Out - расширенное время удержания данных на выходе) фактически представляют собой обычные микросхемы FРМ, на выходе которых установлены регистры-защелки данных.

BEDO (Burst EDO - EDO с блочным доступом) - память на основе EDO, работающая не одиночными, а пакетными циклами чтения/записи. Современные  процессоры,   благодаря  внутреннему  и  внешнему кэшированию команд и данных, обмениваются с основной памятью преимущественно блоками слов максимальной ширины.

SDRAM (Synchronous DRAM - синхронная динамическая память) -память с синхронным доступом, работающая быстрее обычной асинхронной (EPM/EDO/BEDO). Помимо синхронного метода доступа, SDRAM использует внутреннее разделение массива памяти на два независимых банка, что позволяет совмещать выборку из одного банка с установкой адреса в другом банке.

PB SRAM (Pipelined Burst SRAM - статическая память с блочным конвейерным, доступом) - разновидность синхронных SRAM с внутренней конвейеризацией, за счет которой примерно вдвое повышается скорость обмена потоками данных.

Микросхемы памяти имеют четыре основные характеристики - тип, объем, структуру и время доступа. Тип обозначает статическую или динамическую память, объем показывает общую емкость микросхемы, а структура - количество ячеек памяти и разрядность каждой ячейки. Например,   28/32- выводные   DIP- микросхемы   SRAM  имеют восьмиразрядную структуру (8k*8, 16k*8, 32k*8, 64k*8, 128k*8), и кэш для 486 объемом 256 кб будет состоять из восьми микросхем 32k*S или четырех микросхем 64k*8 (речь идет об области данных дополнительные микросхемы для хранения признаков (tag) могут иметь другую структуру). Две микросхемы по 128k*8 поставить уже нельзя, так как нужна 32- разрядная шина данных, что могут дать только четыре параллельных микросхемы. Распространенные РB SRAM в 100-выводных корпусах PQFP имеют 32-разрядную структуру 32k*32 или 64k*32 и используются по две или по четыре в платах для Pentuim.

Аналогично, 30-контактные SIMM имеют 8-разрядную структуру и ставятся с процессорами 286, 386SX и 486SLC по два, а с 386DX, 486DLC и обычными 486 - по четыре. 72-контактные SIMM имеют 32-разрядную структуру и могут ставиться с 486 по одному, а с Pentium и Pentium Pro -по два. 168- контактные DIMM имеют 64- разрядную структуры и ставятся в Pentium и Pentium Pro no одному. Установка модулей памяти или микросхем кэша в количестве больше минимального позволяет некоторым платам ускорить работу с ними, используя принцип /расслоения (Interleave - чередование).

Время доступа характеризует скорость работы микросхемы и обычно указывается в наносекундах через тире в конце наименования. На более медленных динамических микросхемах могут указываться только первые цифры (-7 вместо -70, -15 вместо -150), на более быстрых статических "-15" или "-20" обозначают реальное время доступа к ячейке. Часто на микросхемах указывается минимальное из всех возможных времен доступа - например, распространена маркировка 70 нс EDO DRAM, как 50, или 60 нс - как 45, хотя такой цикл достижим только в блочном режиме, а в одиночном режиме микросхема по-прежнему срабатывает за 70 или 60 не. Аналогичная ситуация имеет место в маркировке РВ SRAM: 6 нс вместо 12, и 7 - вместо 15. Микросхемы SDRAM обычно маркируются временем доступа в блочном режиме (10 или 12 нс).

Тип модуля памяти DIP (Dual In line Package - корпус с двумя рядами выводов) - классические микросхемы, применявшиеся в блоках основной памяти XT и ранних AT, a сейчас - в блоках кэш-памяти. SIP (Single In line Package - корпус с одним рядом выводов) - микросхема с одним рядом выводов, устанавливаемая вертикально. SIPP (Single In line Pinned Package - модуль с одним рядом проволочных выводов) - модуль памяти, вставляемый в панель наподобие микросхем DIP/SIP; применялся в ранних А Т.

SIMM (Single In line Memory Module - модуль памяти с одним рядом контактов) - модуль памяти, вставляемый в зажимающий разъем; применяется во всех современных платах, а также во многих адаптерах, принтерах и прочих устройствах. SIMM имеет контакты с двух сторон модуля, но все они соединены между собой, образуя как бы один ряд контактов.

DIMM (Dual In line Memory Module - модуль памяти с двумя рядами контактов) - модуль памяти, похожий на SIMM, но с раздельными контактами (обычно 2 х 84), за счет чего увеличивается разрядность или число банков памяти в модуле. Применяется в основном в компьютерах Apple и новых платах Р5 и Р6.

На SIMM в настоящее время устанавливаются преимущественно микросхемы FPM/EDO/BEDO, а на DIMM - EDO/BEDO/SDRAM.

 

10 Лекция 10. Адресация информации и обработка адресов

  Цель лекции.

Изучение системы памяти ВМ, способов увеличения представления данных для обработки, а также  структурной и функциональной реализации памяти.

Содержание лекции

Непосредственная адресация. Прямая адресация. Прямая регистровая адресация. Косвенная адресация. Модификация адресов.

   Для расширения операционных возможностей и увеличения производительности процессора применяются различные способы адресации информации, отличающиеся порядком использования и обработки адресного поля в команде, посредством которого организуется доступ к информации, хранящейся в оперативной памяти (или в ПЗУ) ЭВМ.

10.1 Непосредственная адресация

В коде команды (в коде одного или нескольких адресов) размещается непосредственный операнд, если число значащих цифр операнда не превышает длины адресной части команды. Такая адресация используется для хранения различного рода констант и находит широкое применение в универсальных ЭВМ в целях экономии ячеек ОП и уменьшения времени выполнения команды.

10.2  Прямая адресация

Исполнительный адрес -  адрес ячейки ОП, в которой хранится адресуемое слово, совпадает с адресной частью команды. Этот метод используется в ЭВМ в комбинации с другими методами адресации.

10.3 Прямая регистровая адресация

В адресном поле команды содержится адрес R регистра СОЗУ процессора, в котором хранится операнд (рисунок 10.2.).

 

 Регистр

 команд                           Адресное поле    

 

 

 

 

 

Признак

адресации

 

Рисунок 10.1- Прямая регистровая адресация

При таком способе адресации быстродействие ЭВМ повышается, так как нет необходимости извлекать операнды из ОП и команда имеет более короткий формат, так как регистров в СОЗУ обычно значительно меньше, чем ячеек в оперативной памяти. Прямая регистровая адресация используется   для операндов, многократно используемых при выполнении программ.

10.4 Подразумеваемая адресация

При такой адресации в команде не содержится явных указаний об адресе операнда участвующего в операции, или адреса, по которому передается результат операции. Этот адрес подразумевается и фактически задается кодом операции. Например, в одноадресных командах адресом второго операнда или результата операции подразумевается адрес — содержимое специального регистра процессора, хранящего второй операнд или принимающего  результат операции; в двухадресных командах подразумевается помещение операции по адресу одного из операндов.

10.5  Косвенная адресация

В адресном поле команды указывается адрес ячейки оперативной памяти, содержащей другой адрес, который может быть исполнительным Аисп или еще одним косвенным адресом (так называемая многоступенчатая косвенная адресация).  Таким образом, косвенная адресация (рисунок 6.3) может быть определена как «адресация адреса».

 

 Регистр

 команд                           Адресное поле    

 

 

 

 

 

 

 

 

 

 

Рисунок 10.2- Косвенная адресация с использованием оперативной памяти

Она используется в тех случаях, когда число разрядов в адресной части команды недостаточно для указания всех адресов оперативной памяти ЭВМ.

 10.6  Косвенная регистровая адресация

При таком способе адресации в адресном поле команды число является адресом R регистра Рсозу, который содержит исполнительный адрес Аисп (рисунок 10.3).

 

     Регистр команд

 

 

 

 

 

 

 

 

Рисунок 10.3 - Косвенная регистровая адресация

При такой адресации необходимо сначала загрузить регистр R, а поэтому ее используют тогда, когда программа многократно использует один и тот же адрес ячейки.

10.7 Модификация адресов

Программирование вычислительных циклов существенно упрощается, если после каждого цикла обеспечить автоматическое изменение в соответствующих командах их адресных частей. Процедура изменения адреса в командах называется модификацией адреса. Модификация адресов команд основана на возможности выполнения над кодами команд или их частями арифметических и логических операций. В качестве операндов в командах вычислительного цикла могут фигурировать элементы массивов называемые  переменными с индексами. Элемент массива представляется базовым адресом Аб и индекса i, указывающего, на сколько единиц должен быть изменен адрес команды перед ее выполнением.

В современных ЭВМ для модификации адресов используют аппаратные средства. В этом случае адрес в команде (рисунок 10.4) представляется двумя полями.

В поле В указывается базовый адрес массива Аб оперативной памяти. Поле Х называется индексом. Если Х=0, то адрес Аб не модифицируется, т.е. является исполнительным Аисп. Значение Х<>0 определяет адрес ячейки памяти индексов,  в которой хранится индекс i. Модификация адреса сводится к вычислению исполнительного адреса Аисп=Аб+(Х), где (X) — содержимое ячейки Х индексной памяти.

 В качестве индексной памяти используют в процессоре так называемые индексные  регистры СОЗУ. Суммирование производится или АЛБ процессора, или в специальном сумматоре обработки адресов, что несколько только увеличивает объем процессора.

 

 


                                                                                 

                                                                                              Аб                                     Аисп=Ав+i

 

                                                                                                    i

 

Рисунок 10.4- Индексная адресация с использованием регистров

 

         10.8 Относительная адресация

При динамическом распределении памяти базовые адреса массивов изменяются в процессе выполнения программы, в результате адреса не могут быть зафиксированы в программе. Для обеспечения динамического распределения памяти используют способ относительной адресации. Относительный адрес (рисунок 10.5) состоит из двух полей: В, указывающего базовый адрес Аб массива D, представляющего собой относительный адрес Аотн. Поле D принято называть смещением D операнда  относительно начала массива.

Исполнительный адрес вычисляется по формуле Аисп= (В)+D.

 

 

 

 

 

 

 

 

Рисунок 10.5- Относительная адресация

 11 Лекция 11. Организация использования многоуровневой памяти

  Цель лекции.

Изучение системы памяти ВМ, способов увеличения представления данных для обработки, а также  структурной и функциональной реализации памяти.

Содержание лекции

Организация виртуальной памяти. Страничная адресация памяти. Сегментация памяти.

11.1 Организация виртуальной памяти

Сложность процедуры обмена информацией между уровнями памяти, необходимые для организации мультипрограммной работы ЭВМ в режиме разделения времени определили автоматическое (не предусмотренное программой) планирование передач информации в многоуровневой памяти, основанное на построении виртуальной (фиктивной, кажущейся) одноуровневой памяти.

Под виртуальной памятью понимается совокупность ячеек всех ОЗУ и ВЗУ, имеющих сквозную нумерацию 0, 1, 2, ..., (Q-1).  Программирование  процессов решения задач производится в терминах математических  (виртуальных) адресов 0.1,2,..., (Q-1). При этом команды ссылаются на математические адреса в предположении, что слово,  идентифицированное любым математическим адресом, является доступным для процессора. Таким образом, для программиста создается одноуровневая память емкостью Q слов. В физическом отношении виртуальная память — это совокупность оперативных и внешних ЗУ, охваченных средствами преобразования математических адресов в физические (действительные) адреса ячеек и автоматизации перемещения информации между устройствами  памяти.

11.2 Страничная адресация памяти

Процессы преобразования адресов и перемещения информации наиболее просто реализуются при страничной адресации памяти. Метод страничной адресации состоит в  том, что виртуальная память (множество адресов) разделяется на страницы емкостью  соседних адресов. Так, к странице с адресом 0 относятся адреса  0, 1, 2, ... ,  к странице с адресом  и так далее. В результате адрес слова будет состоять из двух полей Р, указывающих адрес страницы, и А — адрес слова в странице Р (рисунок 11.1, а).

  1                    m             1                   m

 

 

 


  1        k  1       k              1        k  1       k

 

 

       a) Виртуальный адрес            б) Физический адрес

 

Рисунок 11.1- Адреса при страничной адресации

 

Если физическую память разделить, на сегменты, состоящие из  соседних ячеек, то физические адреса в пределах одной виртуальной страницы по структуре будут полностью совпадать с математическими адресами (рисунок 11.1, б),  где S - адрес сегмента, а А - адрес слова (ячейки) в сегменте S. Размер страниц составляет 512-1024 слова, но в некоторых случаях возникает необходимость в использовании страниц   размером 32—128 слов.

 В процессе решения задачи страницы  перемещаются между ОЗУ и ВЗУ. Если вычислительный процесс распределяется на страницу Р, то она вызывается в ОЗУ. Когда надобность в информации, размещенной на странице Р, отпадает, то она удаляется из ОЗУ в виртуальную память, освобождая место для других страниц. В результате перемещения граница Р может быть помещена на любом сегменте S ОП.

 Текущее состояние памяти ЭВМ характеризуется таблицей страниц (рисунок 11.2). Отдельной странице виртуальной памяти Pi (i=1, 2, ..., Q-1) соответствует одна строка таблицы, в которой указываются параметры страницы Рi: Si — адрес сегмента ОЗУ, в котором размещается страница Рi, иначе говоря, физический адрес страницы Pi; di - признак доступности страницы: при di=1 страница Pi, хранится в ОЗУ и недоступна для центрального  процессора.

 

  

 

                    Виртуальная             Таблица                                Физическая

                        память                    страниц                                   память

                (номер страницы)                                                 (номер сегмента)

                                                 Si          di

 

 

 

 

 

 

 

 

 

 

 

 

 

Рисунок 11.2 -Порядок использования таблицы страниц

В таблице страниц также указываются параметры, определяющие страницу, которую надо удалить из ОЗУ (на рисунке 11.2 эти параметры не показаны) вследствие относительной низкой вероятности ее использования. Таблица страниц размещается в ОЗУ и в любое время доступна ЦП. Как видно из рисунка 11.2, 2048 страниц виртуальной памяти могут размещается в 128 сегментах ОЗУ и на магнитных дисках НМД1 и НМД2 емкостью 960 страниц каждый. 

Каждой странице Рi (i=0, 1, 2, . . ., 2047) виртуальной памяти соответствует свой сегмент, адрес которого определен в таблице страниц, и, следовательно, каждому слову присвоен свой физический адрес.

Операционная система (ОС) обеспечивает преобразование математических адресов в физические адреса.

 11.3 Сегментация памяти

Другой подход к организации памяти опирается на тот факт, что программы обычно разделяются на отдельные области-сегменты. Каждый сегмент представляет собой отдельную логическую единицу информации, содержащую совокупность данных или программ  расположенную в адресном пространстве пользователя. Сегменты создаются пользователями, которые могут обращаться к ним по символическому имени. В каждом сегменте устанавливается своя собственная нумерация слов, начиная с нуля.

Обычно в подобных системах обмен информацией между пользователями строится на базе сегментов. Поэтому сегменты являются отдельными логическими единицами информации, которые необходимо защищать, и именно на этом уровне вводятся различные режимы доступа к сегментам. Можно выделить два основных типа сегментов: программные сегменты и сегменты данных (сегменты стека являются частным случаем сегментов данных). Поскольку общие программы должны обладать свойством повторной входимости, то из программных сегментов допускается только выборка команд и чтение констант. Запись в программные сегменты может рассматриваться как незаконная и запрещаться системой. Выборка команд из сегментов данных также может считаться незаконной и любой сегмент данных может быть защищен от обращений по записи или по чтению.

Для реализации сегментации было предложено несколько схем, которые отличаются деталями реализации, но основаны на одних и тех же принципах.

В системах с сегментацией памяти каждое слово в адресном пространстве пользователя определяется виртуальным адресом, состоящим из двух частей: старшие разряды адреса рассматриваются как номер сегмента, а младшие - как номер слова внутри сегмента. Наряду с сегментацией может также использоваться страничная организация памяти. В этом случае виртуальный адрес слова состоит из трех частей: старшие разряды адреса определяют номер сегмента, средние - номер страницы внутри сегмента, а младшие - номер слова внутри страницы.

Как и в случае страничной организации, необходимо обеспечить преобразование виртуального адреса в реальный физический адрес основной памяти. С этой целью для каждого пользователя операционная система должна сформировать таблицу сегментов. Каждый элемент таблицы сегментов содержит описатель (дескриптор) сегмента (поля базы, границы и индикаторов режима доступа). При отсутствии страничной организации поле базы определяет адрес начала сегмента в основной памяти, а граница - длину сегмента. При наличии страничной организации поле базы определяет адрес начала таблицы страниц данного сегмента, а граница - число страниц в сегменте. Поле индикаторов режима доступа представляет собой некоторую комбинацию признаков блокировки чтения, записи и выполнения.

Таблицы сегментов различных пользователей операционная система хранит в основной памяти. Для определения расположения таблицы сегментов выполняющейся программы используется специальный регистр защиты, который загружается операционной системой перед началом ее выполнения. Этот регистр содержит дескриптор таблицы сегментов (базу и границу), причем база содержит адрес начала таблицы сегментов выполняющейся программы, а граница - длину этой таблицы сегментов. Разряды номера сегмента виртуального адреса используются в качестве индекса для поиска в таблице сегментов. Таким образом, наличие базово-граничных пар в дескрипторе таблицы сегментов и элементах таблицы сегментов предотвращает возможность обращения программы пользователя к таблицам сегментов и страниц, с которыми она не связана. Наличие в элементах таблицы сегментов индикаторов режима доступа позволяет осуществить необходимый режим доступа к сегменту со стороны данной программы. Для повышения эффективности схемы используется ассоциативная кэш-память.

Отметим, что в описанной схеме сегментации таблица сегментов с индикаторами доступа предоставляет всем программам, являющимся частями некоторой задачи, одинаковые возможности доступа, т. е. она определяет единственную область (домен) защиты. Однако для создания защищенных подсистем в рамках одной задачи для того, чтобы изменять возможности доступа, когда точка выполнения переходит через различные программы, управляющие ее решением, необходимо связать с каждой задачей множество доменов защиты. Реализация защищенных подсистем требует разработки некоторых специальных аппаратных средств.

 

12 Лекция 12. Принципы организации вычислительных систем ( ВС )

 

Цель лекции

Изучение специализированных систем обработки данных высокой производительности.

Содержание лекции.

Вычислительные системы в системах управления. Централизованные и децентрализованные системы обработки данных в системах реального времени ВС параллельной обработки данных. Классификация систем параллельной обработки данных. Состояние производства и использования высокопроизводительных вычислительных систем.

12 Понятие о централизованных и децентрализованных системах обработки данных в системах реального времени

 

12.1 ВС в системах управления

 

Понятие «вычислительная система» относится к специализированным системам обработки данных. Простейшими ВС являются микроконтроллерные  системы для встраиваемых применений реального времени. Развитие технологии СБИС позволило реализовать функционально законченное устройство (контроллер), позволяющее решать любую алгоритмически разрешимую задачу управления техническим объектом (ТОУ). Функциональная схема МП - контроллера показана на Рисунке 12.1

  

 

Под Встраиваемой системой управления (контроллером) будем по­нимать систему управления, пространственно приближенную к датчикам и исполнительным устройствам и конструктивно интег­рированную в оборудование - механизм, технологическую установку, робот и пр. Такая система управления может быть реализована на основе одноплатной ВМ с необходимым набором интер­фейсов, обеспечивающих функции связи с объектом и взаимо­действие с оператором. Важным компонентом такой системы является интерфейс с системой управления более высокого уровня. Благодаря его наличию возможно решение задач комплексной автоматиизации с использованием заданного числа единиц технологического оборудования, объединенного в единую распределенную систему. Типы МК систем показаны на рисунке 12.2

  

 

 Встраиваемые средства на базе МК относительно просты, имеют низкую стоимость, малые размеры. На них обычно возлагают следующие функции:

         - сбор, первичную обработку и преобразование сигналов датчиков объекта в сообщения стандартного формата, передачу их в ВМ;

          - прием, накопление и трансляцию команд управления, передаваемых от ВМ;

          - самодиагностику и первичную диагностику объекта.

В зависимости от сложности задач встраиваемые системы управления бывают одноуровневыми и многоуровневыми. В последнем случае на нижнем уровне управления решаются задачи логического управления отдельными подсистемами, а на более высоких - общие задачи управления системой в целом.

12.2 ВС параллельной обработки данных

Создание вычислительных систем (ВС) - наиболее реальный путь разрешения противоречия между непрерывно растущими потребностями в быстродействующих и  надежных средствах вычислений и пределом технических возможностей  ЭВМ на данном этапе развития.

Вычислительная система представляет собой сложный  комплекс, состоящий из разнообразных технических средств соответствующего программного обеспечения. Как технические, так и  программные средства имеют модульную структуру построения,  позволяющую наращивать ее в  зависимости от назначения и условий эксплуатации системы. Программная автоматизация управления вычислительным процессом осуществляется с помощью ОС.

12.2.1 Классификация вычислительных систем

Первым типом ВС с мультиобработкой был многомашинный комплекс МК - многомашинная ВС.  В состав МК объединялись различные ЭВМ с классической структурой, имеющие возможность обмениваться информацией.

На рисунке 12.3  представлена структура двухмашинной ВС. Каждая ЭВМ имеет ОП, ВЗУ, ПфУ, подключаемые к центральной  части ЭВМ - процессору (ПР) с помощью каналов ввода-вывода (КВВ), и работает под управлением своей ОС. Обмен информацией между ЭВМ1 и ЭВМ2 осуществляется через системные средства обмена (ССО) в результате взаимодействия ОС машин между собой.

 

 

 Рисунок 12.3- Структура многомашинной ВС .

 Основной недостаток многомашинной ВС - недостаточно эффективно используется оборудование комплекса.

Следующим шагом в направлении дальнейшего увеличения производительности ВС явилось создание многопроцессорных ВС.

 

13 Лекция 13. Принципы организации вычислительных систем ( ВС )

 Цель лекции

Изучение специализированных систем обработки данных высокой производительности.

Содержание лекции

ВС параллельной обработки данных.Классификация систем параллельной обработки данных. Состояние производства и использования высокопроизводительных вычислительных систем.

13.1 Классификация вычислительных систем параллельной обработки данных

Следующим шагом в направлении дальнейшего увеличения производительности ВС явилось создание многопроцессорных ВС с мультиобработкой, в составе которых содержится два или несколько процессоров (ПР), работающих с единой  ОП, общий набор каналов ввода-вывода (КВВ) и ВЗУ( рисунок 13.1).

 

 

 

 

 

 

 

 

 

 

  

 Рисунок 13.1- Структура многопроцессорной ВС

 Наличие единой ОС делает возможным автоматическое распределение ресурсов системы на различных этапах ее работы. В результате достигается  высокая «живучесть» ВС, позволяющая в случае отказа отдельных. модулей перераспределить нагрузку между работоспособными, обеспечив тем самым выполнение наиболее важных для ВС функций. К недостаткам многопроцессорных ВС относят трудности, возникающие при реализации общего поля ОП, ВЗУ, а также при разработке специальной ОС.

Дальнейшее развитие идей мультиобработки привело к созданию крупных многопроцессорных систем высокой производительности, получивших назначение высокопараллельных ВС.

 

13.2 Матричные ВС

 

Высокопараллельные ВС структуры типа (SIMD)-ОКМД (одиночный поток команд и множественный поток данных) получили название матричных ВС (рисунок 13.2 ).

 

 

 

 

 

 

 

 

 

Рисунок 13.2 -  Многопроцессорная ВС структуры типа     ОКМД(SIMD).         

Матричные ВС содержат некоторое количество одинаковых сравнительно простых быстродействующих процессоров (ПР), соединенных друг с другом так, что образуется сетка (матрица), в узлах котрых размещаются ПР. Все ПР выполняют одну и ту же команду, но над разными  операндами,  доставляемыми процессорам из памяти несколькими потоками данных.

 

13.3 Конвейерные ВС  

 

Высокопараллельные ВС структуры типа (MISD)- МКОД (множественный поток команд и одиночный поток данных) получили название конвейерных ВС. Такие ВС (рисунок 13.3),  содержат цепочку последовательно соединенных ПР, так что информация на выходе одного ПР является входной информацией для другого ПР.

 

 

 

 

 

 

 

       Рисунок 13.4 - Многопроцессорная ВС структуры типа МКОД(MISD)

   Каждый ПР обрабатывает соответствующую часть задачи, передавая результаты соседнему ПР, который использует их в качестве исходных данных.

Так, например, операция сложения чисел с плавающей запятой может быть разделена на 4 этапа: сравнение  порядков; выравнивание порядков; сложение мантисс; нормализация результата. В конвейерной ВС все эти этапы вычислений будут выполняться  отдельными процессорами, образующими конвейер.

Высокопараллельные ВС по сравнению с многопроцессорными ВС обеспечивают более высокую производительность, надежность, и "живучесть". Однако при этом усиливаются недостатки - усложнение  управление системой, трудность программирования и малая загрузка системы.

Первые два недостатка компенсируются благодаря применению БИС  и специальных языков программирования. Третий  недостаток приводит к тому, что большинство высокопараллельных ВС ориентируется на специализированное применение.

 Многопроцессорные вычислительные системы типа (MIMD)-МКМД (множественный поток команд и одиночный поток данных), созданию которых в настоящее время уделяется особое внимание .Основной целью при разработке таких ВС является повышение производительности систем за счет: обеспечения возможности параллельного выполнения независимых задач; повышения эффективности работы и улучшения распределения нагрузки в системе; обеспечения наиболее экономичного обслуживания экстренных заданий и заданий при пиковых нагрузках; достижения высокого коэффициента эффективного использования ресурсов для создания новых типов архитектуры комплекса.

13.4 Массивно-параллельные компьютеры

Основные причины появления массивно-параллельных компьютеров - это, во-первых, необходимость построения компьютеров с гигантской производительностью, и, во-вторых, необходимость производства компьютеров в большом диапазоне как производительности, так и стоимости. Для массивно-параллельного компьютера, в котором число процессоров может сильно меняться, всегда можно подобрать конфигурацию с заранее заданной производительностью и/или стоимостью.

С некоторой степенью условности, массивно-параллельные компьютеры можно характеризовать следующими параметрами:

- используемые микропроцессоры: Intel Paragon - i860, IBM SP2 - PowerPC 604e или Power2 SC, CRAY T3D - DEC ALPHA;

- коммуникационная сеть: Intel Paragon - двумерная прямоугольная решетка, IBM SP2 - коммутатор, CRAY T3D - трехмерный тор;

- организация памяти: Intel Paragon, IBM SP2, CRAY T3D - распределенная память;

- наличие или отсутствие host-компьютера: Intel Paragon, IBM SP2 - нет, CRAY T3D - есть.

В многопроцессорных ВС при решении задач с небольшими емкостями памяти возможно одновременное решение на разных процессорах. Если в какой-либо интервал времени требуется резкое увеличение емкости памяти, то вся  память отдается для решения задачи.

Основные особенности построения многопроцессорных ВК заключаются в следующем:

- система включает в себя один или несколько процессоров;

- центральная память системы должна находиться в общем  пользовании и к ней должен быть обеспечен доступ  от всех процессоров системы;

- система должна иметь общий доступ ко всем устройствам  ввода-вывода, включая каналы;

- система должна иметь единую ОС, управляющую всеми аппаратными и программными средствами;

- в системе должно быть предусмотрено взаимодействие элементов аппаратного и программного обеспечения на всех уровнях: на уровне системного программного обеспечения, на программном уровне при решении задач пользователей (возможность перераспределения  заданий), на уровне обмена данными и др.

14 Лекция 14. Принципы и основные проблемы построения компьютерных сетей

Цель лекции

Изучение принципов построения вычислительных сетей, их функционирование и организацию.

Содержание лекции

Принципы и основные проблемы построения компьютерных сетей. Эво­люция развития сетей. Локальные, корпоративные и глобальные сети. Совре­менные тенденции развития. Требования, предъявляемые к современным сетям.

14.1 Типы компьютерных сетей

14.1.1 Назначение компьютерной сети

Одним из важнейших вопросов в проблематике управляющих систем является организация совместного использования информации различными вычислительными узлами:

- организация обмена данными;

- управление передачей данных между взаимодействующими ВС.

         Вычислительные сети можно классифицировать по ряду признаков. Наиболее часто используемый  – территориальный:

     - LAN  – локальная сеть;

- MAN – региональная сеть;

- WAN – глобальная сеть.

Сети ориентированные на характер использования – корпоративные сети ( MAP / TOP -протоколы), позволяющие полностью автоматизировать управление предприятием.

Функционирование вычислительных сетей рассматривается на представлениях ЛВС(LAN), что является общим и для других информационных систем.

ЛВС – это набор аппаратных средств и алгоритмов, обеспечивающих соединение ВК и периферийных устройств для совместного их использования в целях обработки данных.

Особенности ЛВС:

-  ограниченность территории размещения;

- высокая скорость передачи данных;

- дешевизна средств передачи данных;

- передача данных в цифровой форме.

 

 

 

 

 

 

 

 

                  Рисунок 14.1 -  Структура локальной вчислительной сети (ЛВС )

СПД – (сеть передачи данных ) обеспечивает обмен данными между станциями на физическом уровне, уровне сигналов.

ПРОТОКОЛЫ ОБМЕНА – обеспечивают логическое соединение между РС, контролируют и управляют обменом данными между РС по СПД.

Скопировть файл :

          - определить готовность РС-2;

          - преобразование форматов в общий для сети;

     - установление сеанса связи;

     - контроль и обеспечение безошибочности;

     - окончание сеанса.

СЕТЕВАЯ ОПЕРАЦИОННАЯ СИСТЕМА – контролирует и управляет взаимодействием устройств и пользователей в сети.

         Задачи:

- Определение прав доступа к данным или устройствам;

- Система секретности;

- Порядок взаимодействия между протоколами, т.е. устройствами и пользователями.

Основное назначение компьютерных сетей - совместное использование ресурсов и осуществление интерактивной связи как внутри одной фирмы, так и за ее пределами. Ресурсы (resources) — это данные, приложения и периферийные устройства, такие, как внешний дисковод, принтер, мышь, модем или джойстик. Понятие интерактивной связи компьютеров подразумевает обмен сообщениями в реальном режиме времени .

14.2 Основные типы сетей

Сети разделяются на два типа: одноранговые (peer-to-peer) и на основе сервера (server based) /3/. Различия между одноранговыми сетями и сетями на основе сервера имеют принципиальное значение, поскольку определяют разные возможности этих сетей. Выбор типа сети зависит от многих факторов:

- размера предприятия;

- необходимого уровня безопасности;

- вида бизнеса;

- уровня доступности административной поддержки;

- объема сетевого трафика;

- потребностей сетевых пользователей;

- финансовых затрат.

         14.2.1 Одноранговые сети

         В одноранговой сети все компьютеры равноправны: нет иерархии среди компьютеров и нет выделенного (dedicated) сервера (рисунок 14.1). Как правило, каждый компьютер функционирует и как клиент, и как сервер; иначе говоря, нет отдельного компьютера, ответственного за администрирование всей сети. Все пользователи самостоятельно решают, какие данные на своем компьютере сделать общедоступными по сети.

Рисунок 14.1

         Одноранговые сети называют также рабочими группами. В одноранговых сетях чаще всего не более 10 компьютеров. Одноранговые сети относительно просты. Поскольку каждый компьютер является одновременно и клиентом, и сервером, нет необходимости в мощном центральном сервере или в других компонентах, обязательных для более сложных сетей.

 Одноранговые сети дешевле сетей на основе сервера, но требуют более мощных (и более дорогих) компьютеров.

В одноранговой сети требования к производительности и к уровню защиты для сетевого программного обеспечения, как правило, ниже, чем в сетях с выделенным сервером. Выделенные серверы функционируют исключительно в качестве серверов, но не клиентов или рабочих станций (workstation). В операционные системы  Microsoft Windows NT Workstation, Microsoft Windows for Workgroups и Microsoft Windows ХР, встроена поддержка одноранговых сетей. Для установки одноранговой сети, дополнительного программного обеспечения не требуется.

 Одноранговая сеть характеризуется рядом стандартных решений: компьютеры расположены на рабочих столах пользователей; пользователи сами выступают в роли администраторов и обеспечивают защиту информации; для объединения компьютеров в сеть применяется простая кабельная система.

Сетевое администрирование (administration) решает ряд задач, в том числе:

- управление работой пользователей и защитой данных;

- обеспечение доступа к ресурсам;

- поддержка приложений и данных; установка и модернизация прикладного программного обеспечения.

В типичной одноранговой сети системный администратор, контролирующий всю сеть, не выделяется. Каждый пользователь сам администрирует свой компьютер. К совместно используемым ресурсам относятся каталоги, принтеры, факс-модемы и т.п.

         В одноранговой сети каждый компьютер должен:

         - большую часть своих вычислительных ресурсов предоставлять локальному пользователю (сидящему за этим компьютером);

- для поддержки доступа к ресурсам удаленного пользователя (обращающегося к серверу по сети) подключать дополнительные вычислительные ресурсы.

Централизованно управлять защитой в одноранговой сети очень сложно, так как каждый пользователь устанавливает ее самостоятельно, да и "общие" ресурсы могут находиться на всех компьютерах, а не только на центральном сервере. Такая ситуация представляет серьезную угрозу для всей сети, кроме того, некоторые пользователи могут вообще не установить защиту. Если вопросы конфиденциальности являются принципиальными, рекомендуется выбрать сеть на основе сервера.

14.2.2 Сети на основе сервера

         Если к сети подключено более 10 пользователей, то одноранговая сеть, где компьютеры выступают в роли и клиентов, и серверов, может оказаться недостаточно производительной. Поэтому большинство сетей использует выделенные серверы.

Выделенным - называется такой сервер, который функционирует только как сервер (исключая функции клиента или рабочей станции). Они специально оптимизированы для быстрой обработки запросов от сетевых клиентов и для управления защитой файлов и каталогов (рисунок 14.2).

 

Рисунок 14.2 - Сеть на основе сервера

         С увеличением размеров сети и объема сетевого трафика необходимо увеличивать количество серверов. Чтобы приспособиться к потребностям пользователей, серверы в больших сетях стали специализированными (specialized). Например, в сети Windows NT(и ОС созданных на базе  NT ) существуют различные типы серверов (рисунок 14.3):

Рисунок 14.3 - Специализированные серверы

 

         ФАЙЛ-СЕРВЕРЫ И ПРИНТ-СЕРВЕРЫ. Они управляют доступом пользователей соответственно к файлам и принтерам.  

СЕРВЕРЫ ПРИЛОЖЕНИЙ. На серверах приложений выполняются прикладные части клиент-серверных приложений, а также находятся данные, доступные клиентам. А в сервере приложений на запрашивающий компьютер пересылаются только результаты запроса.

         ПОЧТОВЫЕ СЕРВЕРЫ. Они управляют передачей электронных сообщений между серверами и пользователями сети.

ФАКС-СЕРВЕРЫ. Факс-серверы управляют потоком входящих и исходящих факсимильных сообщений через один или несколько факс-модемов.

         КОММУНИКАЦИОННЫЕ СЕРВЕРЫ. Коммуникационные серверы управляют потоком данных и почтовых сообщений между этой сетью и другими сетями, мэйнфреймами или удаленными пользователями через модем и телефонную линию. Служба каталогов предназначена для поиска, хранения и зашиты информации в сети Windows NT Server объединяет компьютеры в логические группы - домены (domain), система защиты которых наделяет пользователей различными правами доступа к любому сетевому ресурсу.

         В расширенной сети использование серверов разных типов приобретает особую актуальность. Необходимо поэтому учитывать все возможные нюансы, которые могут проявиться при разрастании сети, с тем, чтобы изменение роли определенного сервера в дальнейшем не отразилось на работе всей сети. Сетевой сервер и операционная система работают как единое целое. Без операционной системы даже самый мощный сервер представляет собой лишь груду железа. А операционная система позволяет реализовать потенциал аппаратных ресурсов сервера.

 15 Лекция 15. Основные программные и аппаратные компоненты сети

Цель лекции

Изучение принципов построения вычислительных сетей, их функционирование и аппаратную реализацию.

Содержание лекции

 Общие характеристики и особенности метода доступа к среде. Передача информации. Компоненты построения локальных сетей: сетевые адаптеры, концентраторы, коммутаторы и мосты.

15.1 Сетевые кабели

         На сегодняшний день подавляющая часть компьютерных сетей использует для соединения провода или кабели. Они выступают в качестве среды передачи сигналов между компьютерами. В ЛВС применяются только три основные группы кабелей:

а) коаксиальный кабель (coaxial cable);

б) витая пара (twisted pair):

1) неэкранированная (unshielded);

2) экранированная (shielded);

в) оптоволоконный кабель (fiber optic).

         15.2 Коаксиальный кабель

         Не так давно коаксиальный кабель был самым распространенным типом кабеля (рисунок 15.1). Если кабель, кроме металлической оплетки, имеет и слой фольги, он называется кабелем двойной экранизацией.

                              

    ______________________________________________________

                             Рисунок 15.1-  Структура коаксиального кабеля

         Электрические сигналы, кодирующие данные, передаются по жиле. Жила – это один провод (сплошная) или пучок проводов. Оплетка играет роль заземления и защищает жилу от электрических шумов (noise) и перекрестных помех (crosstalk). Затухание (attenuation) — это уменьшение величины сигнала при его перемещении по кабелю.

         Существует два типа коаксиальных кабелей:

- тонкий коаксиальный кабель;

- толстый коаксиальный кабель.

Выбор того или иного типа кабеля зависит от потребностей конкретной сети.

15.2.1 Тонкий коаксиальный кабель

Тонкий коаксиальный кабель — гибкий кабель диаметром около 0,5 см. Подключается непосредственно к платам сетевого адаптера компьютеров. Тонкий (thin) коаксиальный кабель способен передавать сигнал на расстояние до 185 м без его заметного искажения, вызванного затуханием. Тонкий коаксиальный кабель относится к группе, которая называется семейством RG-58, его волновое сопротивление равно 50 0м. Волновое сопротивление (impedance) — это сопротивление переменному току, выраженное в омах.

Расшифровка типов кабелей приведена в таблице 15.1

                  

15.2.2  Толстый коаксиальный кабель

Толстый (thick) коаксиальный кабель — относительно жесткий кабель с диаметром около 1 см, называют "стандартный Ethernet". Толстый коаксиальный кабель передает сигналы дальше, чем тонкий,- до 500 м. Для подключения к толстому коаксиальному кабелю применяют специальное устройство - трансивер (transceiver). Трансивер снабжен специальным коннектором, который назван - "зуб вампира" (vampire tap) или "пронзающий ответвитель" (piercing tap). Чтобы подключить трансивер к сетевому адаптеру, надо кабель трансивера подключить к коннектору AUI-порта сетевой платы. Этот коннектор известен также как DIX-коннектор (Digital Intel Xerox®), в соответствии с названиями фирм-разработчиков, или коннектор DB-15.

15.2.3 Компоненты кабельной системы на базе коаксиальных кабелей

          Для подключения тонкого коаксиального кабеля к компьютерам используются BNC–коннекторы (British Naval Connector, BNC). В семействе BNC несколько основных компонентов:

- BNC-коннектор. BNC-коннектор либо припаивается, либо обжимается на конце кабеля.

- BNC Т–коннектор. Т–коннектор соединяет сетевой кабель с сетевой платой компьютера.

- BNC баррел-коннектор. Баррел-коннектор применяется для сращивания двух отрезков тонкого коаксиального кабеля.

- BNC–коннектор. В сети с топологией "шина" для поглощения "свободных" сигналов терминаторы устанавливаются на каждом конце кабеля.

15.3 Витая пара

         Простая витая пара (twisted pair) — это два перевитых вокруг друг друга изолированных медных провода. Используются два типа тонкого кабеля:

неэкранированная (unshielded) витая пара (UTP) и экранированная (shielded) витая пара (STP). Несколько витых пар часто помещают в одну защитную оболочку. Их количество в таком кабеле может быть разным. Завивка проводов позволяет избавиться от электрических помех, наводимых соседними парами и другими источниками, например двигателями, реле и трансформаторами.

15.3.1 Неэкранированная витая пара

Неэкранированная витая пара (спецификация 10BaseT) широко используется в ЛВС, максимальная длина сегмента составляет 100 м  (рисунок 15.2). Неэкранированная витая пара определена в особом стандарте –Electronic Industries Association and the Telecommunications Industries Association (EIA/TIA) 568 Commercial Building Wiring Standard. EIA/TIA 568 на основе UTP — устанавливает стандарты для различных случаев, гарантируя единообразие продукции.

                    

Рисунок 15.2 – Неэкранированная витая пара

         Эти стандарты включают пять категорий UTP.

 Категория 1. Традиционный телефонный кабель, по которому можно передавать только речь, но не данные. Большинство телефонных кабелей, произведенных до 1983 года, относится к категории 1.

 Категория 2. Кабель, способный передавать данные со скоростью до 4 Мбит/с. Состоит из четырех витых пар.

 Категория 3. Кабель, способный передавать данные со скоростью до 10 Мбит/с. Состоит из четырех витых пар с девятью витками на метр.

 Категория 4. Кабель, способный передавать данные со скоростью до 16 Мбит/с. Состоит из четырех витых пар.

 Категория 5. Кабель, способный передавать данные со скоростью до 100 Мбит/с. Состоит из четырех витых пар медного провода.

         Неэкранированная витая пара особенно страдает от перекрестных помех. Для уменьшения их влияния используют экран.

15.3.2 Экранированная витая пара

         Кабель экранированной витой пары (STP) имеет медную оплетку, которая обеспечивает большую защиту, чем неэкранированная витая пара (рисунок 15.3). STP, по сравнению с UTP, меньше подвержена воздействию электрических помех и может передавать сигналы с более высокой скоростью и на большие расстояния.

                           

Рисунок 15.3 – Экранированная витая пара

 15.3.3 Компоненты кабельной системы на базе витой пары

Соединители (connectors). Для подключения витой пары к компьютеру используются телефонные конвекторы RJ-45. Коннектор RJ- 45 имеет восемь контактов. Для построения  кабельной системы испоьзуются компоненты:

- распределительные стойки и полки (distribution racks, shelves). Распределительные стойки и полки предназначены для монтажа кабеля. Они позволяют централизованно организовать множество соединений и при этом занимают достаточно мало места;

- коммутационные панели (patch panels). Существуют разные типы панелей расширения. Они поддерживают до 96 портов и скорость передачи до 100 Мбит/с;

- панели расширения. Одинарные или двойные вилки RJ-45 подключаются к панелям расширения или настенным розеткам. Они обеспечивают скорость передачи до 100 Мбит/с.

15.4 Оптоволоконный кабель

         В оптоволоконном кабеле цифровые данные распространяются по оптическим волокнам в виде модулированных световых импульсов. Это относительно надежный (защищенный) способ передачи, поскольку электрические сигналы при этом не передаются. Оптоволоконные линии предназначены для перемещения больших объемов данных на очень высоких скоростях, так как сигнал в них практически не затухает и не искажается.

(Рисунок 15.3)

                  

                Рисунок 15.3 -Оптоволоконный кабель

Каждое стеклянное оптоволокно передает сигналы только в одном направлении, поэтому кабель состоит из двух волокон с отдельными коннекторами. Одно из них служит для передачи, а другое — для приема. Жесткость волокон увеличена покрытием из пластика, а прочность — волокнами из кевлара.

         Передача по оптоволоконному кабелю не подвержена электрическим помехам и ведется на чрезвычайно высокой скорости (в настоящее время до 100 Мбит/с, теоретически возможная скорость — 200 000 Мбит/с). По нему можно передавать световой импульс на многие километры.

 16 Лекция 16. Основные программные и аппаратные компоненты сети. Сетевые адаптеры. Репитеры

Цель лекции

Изучение принципов построения вычислительных сетей, их функционирования и аппаратную реализацию.

Содержание лекции

 Общие характеристики и особенности метода доступа к среде. Передача информации. Компоненты построения локальных сетей: сетевые адаптеры, концентраторы, коммутаторы и мосты.

         16.1 Назначение сетевого адаптера

         Платы сетевого адаптера выступают в качестве физического интерфейса, или соединения, между компьютером и сетевым кабелем. Платы вставляются в слоты pacширения всех сетевых компьютеров и серверов. Чтобы обеспечить физическое соединение между компьютером и сетью, к соответствующему разъему, или порту, платы (после ее установки) подключается сетевой кабель.

  Назначение платы сетевого адаптера:

- подготовка данных, поступающих от компьютера, к передаче по сетевому кабелю;

- передача данных другому компьютеру;

- управление потоком данных между компьютером и кабельной системой.

         Плата сетевого адаптера, кроме того, принимает данные из кабеля и переводит их в форму, понятную центральному процессору компьютера. Общий вид сетевого адаптера представлен на рисунке 16.1.

 

Рисунок 16.1 - Сетевой адаптер

 

 

         Плата сетевого адаптера состоит из аппаратной части и встроенных программ. записанных в ПЗУ. Эти программы реализуют функции подуровней Управления логической связью и Управления доступом к среде Канального уровня модели OSI. Перед тем как послать данные в сеть, плата сетевого адаптера должна перевести их из формы, понятной компьютеру, в форму, в которой они могут передаваться по сетевому кабелю. Данные по шине компьютера передаются параллельно (parallel), так как 16 битов или 32 бита движутся параллельно друг другу. В сетевом кабеле данные  перемещаются в виде потока битов, следовательно происходит последовательная передача, потому что биты следуют друг за другом. Плата сетевого адаптера принимает параллельные данные и организует их для последовательной (serial), побитовой, передачи. Этот процесс завершается переводом цифровых данных компьютера в электрические и оптические сигналы, которые и передаются по сетевым кабелям. Отвечает за это преобразование трансивер. Помимо преобразования данных, плата сетевого адаптера имеет адрес, — чтобы ее могли отличить от остальных плат. Сетевые адреса (network address) определены комитетом IEEE. Этот комитет закрепляет за каждым производителем плат сетевого адаптера некоторый интервал адресов. Производители "зашивают" эти адреса в микросхемы. Благодаря этому каждая плата и, следовательно, каждый компьютер имеют уникальный адрес в сети (MAC-address). При приеме данных от компьютера и подготовке их к передаче по сетевому кабелю плата сетевого адаптера участвует также в других операциях. Если плата может использовать прямой доступ к памяти, компьютер выделяет ей некоторую область своей памяти. Перед тем как послать данные по сети, плата сетевого адаптера проводит электронный диалог с принимающей платой, во время которого они "обговаривают":

- максимальный размер блока передаваемых данных;

- объем данных, передаваемых без подтверждения о получении;

- интервалы между передачами блоков данных;

- интервал, в течение которого необходимо послать подтверждение;

- объем данных, который может принять каждая плата, не переполняясь;

- скорость передачи данных.

         Если новой (более сложной и быстрой) плате необходимо взаимодействовать со старой (медленной) платой, они должны найти общую для обеих скорость передачи. Схемы некоторых современных плат сетевого адаптера позволяют им приспособиться к медленной скорости старых плат. Каждая плата оповещает другую о своих параметрах, принимая "чужие" параметры и подстраиваясь к ним. После того как все детали определены, платы начинают обмен данными.

         16.2  Параметры конфигурации сетевого адаптера

Параметры платы сетевого адаптера должны быть корректно установлены, чтобы ее работа протекала правильно. В их число входят:

- прерывание;

- базовый адрес порта ввода/вывода;

- базовый адрес памяти;

- используемый трансивер.

Параметры платы сетевого адаптера иногда устанавливаются в программном обеспечении, но они должны совпадать с установками, заданными на плате перемычками или DIP-переключателями. Дополнительную информацию о настройке платы с помощью переключателей можно получить из ее документации.

16.3 Аппаратура конфигурирования сетей

  Локальные сети имеют возможность модификации. Это становится очевидным, когда:

- трафик сети достиг предела пропускной способности;

- увеличилось время ожидания очередной обработки заданий па печать:

- увеличилось время отклика интенсивно работающих с сетью приложений, таких, как базы данных. В работе каждого администратора рано иди поздно наступает момент, когда он должен увеличить размер сети или улучшить ее производительность.

Любая топология или архитектура имеет свои ограничения.

Тем не менее существуют устройства, назначение которых — увеличить размер сети в действующей среде. Эти компоненты могут:

- сегментировать локальные сети так, что каждый сегмент становится

самостоятельной локальной сетью;

- объединять две локальные сети в одну;

- подключать сеть к другим сетям и компьютерным средам для объединения их и большую разнородную систему.

К таким устройствам относятся:

- репитеры;

- мосты;

- маршрутизаторы;

- мосты-маршрутизаторы;

- шлюзы.

16.4 Репитеры (хабы, концентраторы )

Сигнал при распространении по кабелю искажается, поскольку уменьшается его амплитуда. Причина этого явления - затухание. В результате, если кабель имеет достаточную длину, затухание может исказить сигнал.

Репитер работает на Физическом уровне модели OSI, восстанавливая сигнал и передавая его в другие сегменты (рисунок16.2).

Репитер принимает затухающий сигнал из одного сегмента, восстанавливает его и передает в следующий сегмент. Чтобы данные через репитер поступали из одного сегмента в другой, каждый сегмент должен использовать одинаковые пакеты и протоколы Logical Link Control (LLC). Это означает, например, что репитер не позволяет обмениваться данными между сетями 802.3 LAN (Ethernet) и 802.5 LAN (Token Ring).

Рисунок 16.2

Репитеры не выполняют функции преобразования и фильтрации. Чтобы репитер работал, оба сегмента, им соединяемые, должны иметь одинаковый метод доступа. Другими словами, они не могут транслировать

пакеты Ethernet в пакеты Token Ring. Однако репитеры могут передавать пакеты из одного типа физического носителя в другой (рисунок16.3). Если репитер имеет соответствующие разъемы, он примет пакет Ethernet, приходящий из сегмента на тонком коаксиальном кабеле, и передаст его в сегмент на оптоволокне.

Рисунок 16.3

 

Репитер:

- соединяет сегменты, использующие одинаковые или разные типы носителя;

- восстанавливает сигнал, тем самым увеличивая дальность передачи;

- функционирует на Физическом уровне модели OSI;

- передает весь трафик в обоих направлениях.

Необходимо использовать репитеры, чтобы с наименьшими затратами

соединить два сегмента. Не применять репитеры, если:

- сетевой трафик интенсивный;

- в сегментах применяются разные методы доступа;

- необходимо реализовать какой-нибудь метод фильтрации данных.

 17 Лекция 17. Модель Взаимодействия Открытых систем (OSI)

Цель лекции

Изучение принципов построения вычислительных сетей, их функционирования и организацию

         Содержание лекции

Модели взаимодействия открытых систем (ВОЗ). Уровня модели ВОЗ (OSI). Проблемы стандартизации сетей и физической передачи данных по лини­ям связи.

17.1  Эталонная модель OSI / ISO

Устройства, работающие в одной сети должны общаться по единым правилам:

- передавать данные используя один и тот же алгоритм и в одном и том же формате;

- использовать общие правила передачи данных и набор и набор сигналов, делающий устройства совместимыми.

Все эти моменты определяются международными стандартами. В 1984 г. на уровне международного комитета (ISO) была предложена ЭТАЛОННАЯ МОДЕЛЬ ВЗАИМОДЕЙСТВИЯ ОТКРЫТЫХ СИСТЕМ –( ЭМВОС  - OSI ), которая определяла стандартные правила взаимодействия устройств в сетях передачи данных. Модель OSI – основа стандартизации всей сетевой индустрии. Кроме этого является методологической основой для изучения сетевых технологий. Модель OSI сводит передачу информации к совокупности подзадач распределенных по семи уровням.

         Формализованные правила определяющие последовательность и

 формат  сообщений на одном уровне – называются протоколами.

         Иерархически организованная совокупность протоколов –

называется стеком коммуникационных протоколов.

Правила взаимодействия протоколов соседних уровней

одного узла описывающих формат сообщений –называются интерфейсом и определяют набор услуг от нижнего уровня к верхнему.

Эталонная модель OSI, иногда называемая стеком OSI представляет собой 7-уровневую сетевую иерархию (рисунок17.1) разработанную Международной организацией по стандартам (International Standardization Organization - ISO). Эта модель содержит в себе по сути 2 различных модели:

- горизонтальную модель на базе протоколов, обеспечивающую механизм взаимодействия программ и процессов на различных машинах ;

- вертикальную модель на основе услуг, обеспечиваемых соседними уровнями друг другу на одной машине.

В горизонтальной модели двум программам требуется общий протокол для обмена данными. В вертикальной - соседние уровни обмениваются данными с использованием интерфейсов API.

 

Рисунок 17.1 - Модель OSI

17.2 Уровень 1, физический

Физический уровень получает пакеты данных от вышележащего канального уровня и преобразует их в оптические или электрические сигналы, соответствующие 0 и 1 бинарного потока. Эти сигналы посылаются через среду передачи на приемный узел. Механические и электрические/оптические свойства среды передачи определяются на физическом уровне и включают:

- тип кабелей и разъемов

- разводку контактов в разъемах

- схему кодирования сигналов для значений 0 и 1

К числу наиболее распространенных спецификаций физического уровня относятся:

- EIA-RS-232-C, CCITT V.24/V.28 - механические/электрические характеристики несбалансированного последовательного интерфейса.

- EIA-RS-422/449, CCITT V.10 - механические, электрические и оптические характеристики сбалансированного последовательного интерфейса.

- IEEE 802.3 -- Ethernet

- IEEE 802.5 -- Token ring

16.3 Уровень 2, канальный

Канальный уровень обеспечивает создание, передачу и прием кадров данных. Этот уровень обслуживает запросы сетевого уровня и использует сервис физического уровня для приема и передачи пакетов. Спецификации IEEE 802.x делят канальный уровень на два подуровня: управление логическим каналом (LLC) и управление доступом к среде (MAC). LLC обеспечивает обслуживание сетевого уровня, а подуровень MAC регулирует доступ к разделяемой физической среде. Наиболее часто используемые на уровне 2 протоколы включают:

- HDLC для последовательных соединений;

- IEEE 802.2 LLC (тип I и тип II) обеспечивают MAC для сред 802.x;

- Ethernet ;

- Token ring;

- FDDI ;

- X.25 ;

- Frame relay.

17.4 Уровень 3, сетевой

Сетевой уровень отвечает за деление пользователей на группы. На этом уровне происходит маршрутизация пакетов на основе преобразования MAC-адресов в сетевые адреса. Сетевой уровень обеспечивает также прозрачную передачу пакетов на транспортный уровень. Наиболее часто на сетевом уровне используются протоколы:

- IP - протокол Internet ;

- IPX - протокол межсетевого обмена;

- X.25 (частично этот протокол реализован на уровне 2);

- CLNP - сетевой протокол без организации соединений .

17.5 Уровень 4, транспортный

Транспортный уровень делит потоки информации на достаточно малые фрагменты (пакеты) для передачи их на сетевой уровень.

Наиболее распространенные протоколы транспортного уровня включают:

- TCP - протокол управления передачей;

- NCP - Netware Core Protocol ;

- SPX - упорядоченный обмен пакетами ;

- TP4 - протокол передачи класса 4 .

17.6 Уровень 5, сеансовый

Сеансовый уровень отвечает за организацию сеансов обмена данными между оконечными машинами. Протоколы сеансового уровня обычно являются составной частью функций трех верхних уровней модели.

17.7 Уровень 6, уровень представления

Уровень представления отвечает за возможность диалога между приложениями на разных машинах. Этот уровень обеспечивает преобразование данных (кодирование, компрессия и т.п.) прикладного уровня в поток информации для транспортного уровня. Протоколы уровня представления обычно являются составной частью функций трех верхних уровней модели.

17.8 Уровень 7, прикладной

Прикладной уровень отвечает за доступ приложений в сеть. Задачами этого уровня является перенос файлов, обмен почтовыми сообщениями и управление сетью. К числу наиболее распространенных протоколов верхних уровней относятся:

- FTP - протокол переноса файлов;

- TFTP - упрощенный протокол переноса файлов ;

- X.400 - электронная почта;

- Telnet ;

- SMTP - простой протокол почтового обмена;

- CMIP - общий протокол управления информацией;

- SNMP - простой протокол управления сетью;

- NFS - сетевая файловая система;

- FTAM - метод доступа для переноса файлов.

17.9 Протоколы IEEE 802

IEEE (Institute of Electrical and Electronics Engineers) является профессиональной организацией (США), определяющей стандарты, связанные с сетями и другими аспектами электронных коммуникаций. Группа IEEE 802.X содержит описание сетевых спецификаций и содержит стандарты, рекомендации и информационные документы для сетей и телекоммуникаций.

Рекомендации IEEE связаны главным образом с 2 нижними уровнями модели OSI - физическим и канальным. Эти рекомендации делят канальный уровень на 2 подуровня нижний - MAC (управление доступом к среде) и верхний - LLC (управление логическим каналом).

18 Лекция 18. Базовые технологии локальных сетей

 Цель лекции

Изучение стандартов ЛВС, методов использования, а также их функционирования и организацию

Содержание лекции

 Технология сети. Модульность и стандартизация. Базовые топологии Стандартные стеки коммуникационных протоколов: OSI; ТСР/IР; IPX/SHX; NETBIOS/SMB.

18.1 Базовые топологии

         Все сети строятся на основе трех базовых топологий:

- шина (bus);

- звезда (star);

- кольцо (ring).

         Если компьютеры подключены вдоль одного кабеля [сегмента (segment)], топология называется шиной. В том случае, когда компьютеры подключены к сегментам кабеля, исходящим из одной точки, или концентратора, топология называется звездой. Если кабель, к которому подключены компьютеры, замкнут в кольцо, такая топология носит название кольца. Хотя сами по себе базовые топологии несложны, в реальности часто встречаются довольно сложные комбинации, объединяющие свойства нескольких топологий.

         18.1.1 Шина

         Топологию "шина" часто называют "линейной шиной" (linear bus). Данная топология относится к наиболее простым и широко распространенным топологиям. В ней используется один кабель, именуемый магистралью или сегментом, вдоль которого подключены все компьютеры сети (рисунок 18.1).

Рисунок 18.1 - Сеть с топологией "шина"

.

         В сети с топологией "шина" компьютеры адресуют данные конкретному компьютеру, передавая их по кабелю в виде электрических сигналов. Данные передаются всем компьютерам сети, однако информацию принимает только тот, адрес которого соответствует адресу получателя, зашифрованному в этих сигналах. Причем в каждый момент времени только один компьютер может вести передачу. Производительность сети зависит от количества компьютеров, подключенных к шине. Кроме этого на быстродействие сети влияет множество факторов, в том числе:

- характеристики аппаратного обеспечения компьютеров в сети;

- частота, с которой компьютеры передают данные;

- тип работающих сетевых приложений;

- тип сетевого кабеля;

- расстояние между компьютерами в сети.

         Шина - пассивная топология. Это значит, что компьютеры только "слушают" передаваемые по сети данные, но не перемещают их от отправителя к получателю. В активных топологиях компьютеры регенерируют сигналы и передают их по сети. Данные, или электрические сигналы, распространяются по всей сети – от одного конца кабеля к другому. Поэтому, после того как данные достигнут адресата, электрические сигналы необходимо погасить. Чтобы предотвратить отражение электрических сигналов, на каждом конце

кабеля устанавливают терминаторы (terminators), поглощающие эти сигналы. Все концы сетевого кабеля должны быть к чему-нибудь подключены, например, к компьютеру или к баррел-коннектору - для увеличения длины кабеля. К любому свободному неподключенному - концу кабеля должен быть подсоединен терминатор, чтобы предотвратить отражение электрических сигналов. Разрыв сетевого кабеля происходит при его физическом разрыве или отсоединении одного из его концов.

Увеличение участка, охватываемого сетью, вызывает необходимость ее расширения. В сети с топологией "шина" кабель обычно удлиняется двумя способами. Для соединения двух отрезков кабеля можно воспользоваться баррел-коннектором (barrel connector). Но злоупотреблять ими не стоит, так как сигнал при этом ослабевает. Лучше использовать один длинный кабель, чем соединять несколько коротких отрезков. При большом количестве "стыковок" нередко происходит искажение сигнала.

Для соединения двух отрезков кабеля служит репитер (repeater) (рисунок 18.2).

 

Рисунок 18.2 -  Репитер

 В отличие от коннектора, он усиливает сигнал перед передачей его в следующий сегмент.Поэтому предпочтительнее использовать репитер, чем баррел-коннектор или даже один длинный кабель: сигналы на большие расстояния пойдут без искажений.

18.1.2  Звезда

При топологии "звезда" все компьютеры с помощью сегментов кабеля подключаются к центральному компоненту, именуемому концентратором (hub) (рисунок 18.3). Сигналы от передающего компьютера поступают через концентратор ко всем остальным. Эта топология возникла на заре вычислительной техники, когда компьютеры были подключены к центральному, главному, компьютеру. В сетях с топологией "звезда" подключение кабеля и управление конфигурацией сети централизованны. Но есть и недостаток: так как все компьютеры подключены к центральной  точке, для больших сетей значительно увеличивается расход кабеля. К тому же, если центральный компонент выйдет из строя, нарушится работа всей сети. А если выйдет из строя только один компьютер (или кабель, соединяющий его с концентратором), то лишь этот компьютер не сможет передавать или принимать данные по сети. На остальные компьютеры в сети это не повлияет.

 

 

            Компьютер                                                                            Компьютер                                                                                                                                                  

                                                                                                  

 Рисунок 18.3 -  Сеть с топологией "звезда"

 18.1.3 Кольцо

При топологии "кольцо" компьютеры подключаются к кабелю, замкнутому в кольцо. Поэтому у кабеля просто не может быть свободного конца, к которому надо подключать терминатор. Сигналы передаются по кольцу в одном направлении и проходят через каждый компьютер. В отличие от пассивной топологии "шина", здесь каждый компьютер выступает в роли репитера, усиливая сигналы и передавая их следующему компьютеру. Поэтому, если выйдет из строя один компьютер, прекращает функционировать вся сеть.

Один из принципов передачи данных в кольцевой сети носит название передачи маркера. Суть его такова. Маркер последовательно, от одного компьютера к другому, передается до тех пор, пока его не получит тот, который "хочет" передать данные. Передающий компьютер изменяет маркер, помещает электронный адрес в данные и посылает их по кольцу. Данные проходят через каждый компьютер, пока не окажутся у того, чей адрес совпадает с адресом получателя, указанным в данных. После этого принимающий компьютер посылает передающему сообщение, где подтверждает факт приема данных. Получив подтверждение, передающий компьютер создает новый маркер и возвращает его в сеть (рисунок 18.4). На первый взгляд кажется, что передача маркера отнимает много времени, однако на самом деле маркер передвигается практически со скоростью света. В кольце диаметром 200 м маркер может циркулировать с частотой 10 000 оборотов в секунду.

 

Рисунок 18.4 - Передача маркера

 19 Лекция 19.  Метод доступа CSMA/CD

Цель лекции

Изучение способов реализации стандартных методов организации передачи в ЛВС.

Содержание лекции

Технология Ethernet: метод доступа, форматы кадров и общая характеристика. Протоколы и стандарты.

19.1 Метод доступа CSMA/CD

В сетях Ethernet используется метод доступа к среде передачи данных, называемый методом коллективного доступа с опознаванием несущей и обнаружением коллизий (carrier-sense-multiply-access with collision detection, CSMA/CD). Этот метод используется исключительно в сетях с общей шиной (к которым относятся и радиосети, породившие этот метод). Простота схемы подключения - это один из факторов, определивших успех стандарта Ethernet.

Кабель, к которому подключены все станции, работает в режиме коллективного доступа (multiply-access,MA). Все данные, передаваемые по сети, помещаются в кадры определенной структуры и снабжаются уникальным адресом станции назначения. Затем кадр передается по кабелю. Адрес станции-источника также включен в исходный кадр, поэтому станция-получатель знает, кому нужно послать ответ. При описанном подходе возможна ситуация, когда две станции одновременно пытаются передать кадр данных по общему кабелю (рисунок 19.1).

Для уменьшения вероятности этой ситуации непосредственно перед отправкой кадра передающая станция слушает кабель (то есть принимает и анализирует возникающие на нем электрические сигналы).

Если опознается несущая (carrier-sense, CS), то станция откладывает передачу своего кадра до окончания чужой передачи, и только потом пытается вновь его передать. При одновременной передачи происходит коллизия, так как содержимое обоих кадров сталкивается на общем кабеле, что приводит к искажению информации.

 Если передаваемые и наблюдаемые сигналы отличаются, то фиксируется обнаружение коллизии (collision detection, CD). Для увеличения вероятности немедленного обнаружения коллизии всеми станциями сети, ситуация коллизии усиливается посылкой в сеть станциями, начавшими передачу своих кадров, специальной последовательности битов, называемой jam-последовательностью. После обнаружения коллизии передающая станция обязана прекратить передачу и ожидать в течение короткого случайного интервала времени, а затем может снова сделать попытку передачи кадра.

Из описания метода доступа видно, что он носит вероятностный характер, и вероятность успешного получения в свое распоряжение общей среды зависит от загруженности сети, то есть от интенсивности возникновения в станциях потребности передачи кадров. При разработке этого метода предполагалось, что скорость передачи данных в 10 Мб/с очень высока по сравнению с потребностями компьютеров во взаимном обмене данными, поэтому загрузка сети будет всегда небольшой. Это предположение остается часто справедливым и по сей день, однако уже появились приложения, работающие в реальном масштабе времени с мультимедийной информацией, для которых требуются гораздо более высокие скорости передачи данных. Поэтому наряду с классическим Ethernet'ом растет потребность и в новых высокоскоростных технологиях. Метод CSMA/CD определяет основные временные и логические соотношения, гарантирующие корректную работу всех станций в сети:

- между двумя последовательно передаваемыми по общей шине кадрами информации должна выдерживаться пауза в 9.6 мкс; эта пауза нужна для приведения в исходное состояние сетевых адаптеров узлов, а также для предотвращения монопольного захвата среды передачи данных одной станцией;

- при обнаружении коллизии (условия ее обнаружения зависят от применяемой физической среды) станция выдает в среду специальную 32-х битную последовательность (jam-последовательность), усиливающую явление коллизии для более надежного распознавания ее всеми узлами сети.

После обнаружения коллизии каждый узел, который передавал кадр и столкнулся с коллизией, после некоторой задержки пытается повторно передать свой кадр. Узел делает максимально 16 попыток передачи этого кадра информации, после чего отказывается от его передачи. Величина задержки выбирается как равномерно распределенное случайное число из интервала, длина которого экспоненциально увеличивается с каждой попыткой. Такой алгоритм выбора величины задержки снижает вероятность коллизий и уменьшает интенсивность выдачи кадров в сеть при ее высокой загрузке. Четкое распознавание коллизий всеми станциями сети является необходимым условием корректной работы сети Ethernet. Если какая-либо передающая станция не распознает коллизию и решит, что кадр данных ею передан верно, то этот кадр данных будет утерян, так как информация кадра исказится из-за наложения сигналов при коллизии, он будет отбракован принимающей станцией (скорее всего из-за несовпадения контрольной суммы). Все параметры протокола Ethernet подобраны таким образом, чтобы при нормальной работе узлов сети коллизии всегда четко распознавались. Именно для этого минимальная длина поля данных кадра должна быть не менее 46 байт (что вместе со служебными полями дает минимальную длину кадра в 72 байта или 576 бит).

 

Рис. 3. Схема возникновения коллизии в методе случайного доступа CSMA/CDI

Рисунок 19.1 - Схема возникновения коллизии в методе случайного доступа CSMA/CD
(tp - задержка распространения сигнала между станциями A и B)

Длина кабельной системы выбирается таким образом, чтобы за время передачи кадра минимальной длины сигнал коллизии успел бы распространиться до самого дальнего узла сети. Поэтому для скорости передачи данных 10 Мб/с, используемой в стандартах Ethernet, максимальное расстояние между двумя любыми узлами сети не должно превышать 2500 метров.

С увеличением скорости передачи кадров, что имеет место в новых стандартах, базирующихся на том же методе доступа CSMA/CD, например, Fast Ethernet, максимальная длина сети уменьшается пропорционально увеличению скорости передачи. В стандарте Fast Ethernet она составляет 210 м, а в гигабитном Ethernet ограничена 25 метрами.

Независимо от реализации физической среды, все сети Ethernet должны удовлетворять двум ограничениям, связанным с методом доступа:

- максимальное расстояние между двумя любыми узлами не должно превышать 2500 м,

- в сети не должно быть более 1024 узлов.

Основные параметры операций передачи и приема кадров Ethernet, кратко описанные выше приводятся в таблице 18.1.

               Таблица 19.1

Битовая скорость

10 Мб/c

Интервал отсрочки

512 битовых интервалов

Межкадровый интервал

9.6 мкс

Максимальное число попыток передачи

16

Максимальное число возрастания диапазона паузы

10

Длина jam-последовательности

32 бита

Максимальная длина кадра (без преамбулы)

1518 байтов

Минимальная длина кадра (без преамбулы)

64 байта (512 бит)

Длина преамбулы

64 бита

23 Лекция 20. Промышленные сети передачи данных

Цель лекции

Изучение методов  реализации стандартных промышленных сетей и их аппаратурная реализация.

Содержание лекции

Общие характеристики промышленных ЛВС, особенности метода доступа, передача информации, компоненты.

20.1 Представление интерфейсов последовательной передачи данных АСУ ТП

Современные системы автоматизации традиционно используют в качестве обмена данными последовательный способ передачи данных. Последовательные интерфейсы отличаются по скорости передачи, длине связи, способе передачи, принципе передачи и топологии структуры шины. Параметры типовых стандартных интерфейсов последовательной передачи, представлены в таблице 20.1.

Таблица 20.1- Характеристики типовых стандартных интерфейсов

                          последовательной передачи

 

            На базе типовых стандартных интерфейсов реализуются промышленные (полевые) шины типа CANBUS, BITBUS, PROFIBUS и другие. К промышленным шинам, применяемым в производственных (полевых) условиях, предъявляются следующие основные требования:

- работа оборудования в широком диапазоне температур;

- помехозащищенность трактов передачи данных (способ передачи);

- работа оборудования в реальном масштабе времени (скорость);

- большие расстояния объектов взаимодействия (длина);

- гибкая структура шин передачи данных (топология шины).

Под широким диапазоном температур подразумевается температура в пределах -40°С -+85°С. Этот диапазон температур необходим для работы в полевых условиях. Помехозащищенность трактов передачи данных зависит конкретно от приёмопередатчиков и физической линии (тип кабеля, сечение, волновое сопротивление). Оптимальные данные для полевых условий имеют приёмопередатчики с дифференциальными уровнями сигналов и линии передачи на витой паре. Системные магистрали на базе промышленных шин должны обеспечивать своевременную и подлежащую расчетам передачу данных в реальном масштабе времени. Полевые шины применяются как в централизованных, так и в распределенных системах, где расстояния между объектами взаимодействия могут составлять более 1000 метров. Гибкость структуры шин передачи данных предполагает использование сегментированных линий типа "линия", "дерево", "звезда", "кольцо" на базе многоточки.

         20.2 Промышленная шина PROFIBUS, способы реализации в АСУ ТП

Всем выше перечисленным требованиям вполне удовлетворяет промышленная шина PROFIBUS. Шина PROFIBUS совсем недавно завоевала рынок промышленных систем автоматизации, но уже является общераспространенной и признанной в данной области применения. Структура протоколов PROFIBUS ориентирована на уже установленные национальные и международные нормы. Так, структура протоколов PROFIBUS базируется на семиуровневой модели взаимодействия открытых систем OSI (Open System Interconnection).

Из рисунка 20.1, представляющего архитектуру протоколов PROFIBUS, можно видеть, что в ней реализованы уровни 1,2 и 7. Для уровней 1 и 2 принят стандарт США EIA (Electronic Industries Association) RS485, международные нормы IEC 870-5-1 (Telecontrol Equipment and System) и EN 60870-5-1. Метод доступа к сети, службы передачи и управления данными ориентируются на DIN 19241, части 1-3 и нормы IEC 955 Process Data Highway/Typ C. Функции управления (FMA7) ориентированы на ISO DIS 7498-4 (Management Framework). С точки зрения пользователя PROFIBUS подразделяется на 3 профиля протокола: DP, FMS и PA.

                      

                    Рисунок 20.1  Архитектура протоколов PROFIBUS

20.2.1 PPOFIBUS-DP

PROFIBUS-DP применяет уровни 1 и 2, а также пользовательский интерфейс. Уровни с 3 по 7 не используются. Благодаря такой архитектуре достигается быстрая передача данных. Direct Data Link Mapper (DDLM) организует доступ к уровню 2. Этот профиль протокола PROFIBUS оптимизирован для быстрого обмена данными специально для коммуникаций между системами автоматизации и децентрализованной периферией на полевом уровне.

         20.2.2 PROFIBUS-FMS

В PROFIBUS-FMS применяются уровни 1,2 и 7. Пользовательский уровень состоит из FMS (Fieldbus Message Specification) и LLI (Lower Layer Interface).

FMS содержит пользовательский протокол и предоставляет в распоряжение

коммуникационные службы. LLI реализует различные коммуникационные связи и создает для FMS аппаратно-независимый доступ к уровню 2.

FMS применяется для обмена данными на уровне ячеек (PLC и PC). Мощные FMS- сервисы открывают широкие области использования и большую гибкость при передаче больших объемов данных. PROFIBUS-DP и PROFIBUS-FMS применяют одинаковую технику передачи и единый протокол доступа к шине и поэтому могут работать через общий кабель.

         20.2.3 PROFIBUS-PA

PROFIBUS-PA применяет расширенный PROFIBUS-DP-протокол передачи данных. Техника передачи согласно IEC 1158-2 обеспечивает надежность и питание полевых приборов через шину. Приборы PROFIBUS-PA могут благодаря применению специальных устройств (PROFIBUS-PA-Links) в простейшем случае интегрироваться в PROFIBUS-DP-сеть.

PROFIBUS-PA – специальная концепция, позволяющая подключать к общей шине датчики и приводы, находящиеся во взрывоопасной зоне.

         20.3 Уровни PROFIBUS

20.3.1 Физический уровень (Layer 1) для DP/FMS (RS485)

В основной версии для экранированной витой пары уровню 1 PROFIBUS соответствует симметричная передача данных по стандарту EIA RS485.

20.3.2 Способ передачи

Для PROFIBUS назначен способ передачи RS485, базирующийся на

полудуплексной, асинхронной синхронизации. Данные передаются внутри 11-

разрядного кадра (рисунок 20.2) в NRZ-коде (Non Return to Zero). Значения сигнала (биты) не изменяются во время передачи сигнала. В то время, как передача бинарного значения “1” соответствует положительному значению на проводнике RxD/TxD-P (Receive/Transmit-Data-P), напротив, на проводнике RxD/TxD-N (Receive/Transmit-Data-N) присутствует “0”. Состоянию покоя между отдельными телеграммами соответствует двоичный сигнал “1” (рисунок 20.3).


                                      Рисунок 20.2 - PROFIBUS UART-кадр

В литературе, часто также оба проводника PROFIBUS обозначают как А-проводник и В-проводник. При этом А-проводник соответствует RxD/TxD-N, а В-проводник -RxD/TxD-P.

 


                       Рисунок 20.3 - Структура сигнала при передаче NRZ- кодом

 

20.3.3 Шина

В таблице 20.2 приведена максимально допустимая длина провода (длина сегмента) системы PROFIBUS. Эта длина зависит от скорости передачи. Внутри сегмента может быть до 32 участников.

           

Таблица 20.2 - Максимальная длина сегмента и зависимости от скорости         

Скрость передачи(бит/сек)

9,6-197,5

500

1500

12000

Длина сегмента(метрах

1000

400

200

100

                              

Данные о максимальной длине сегмента взяты из норм PROFIBUS. В

В таблице 20.3 приведены параметры кабеля типа А:

       Таблица 20.3 – Спецификация PROFIBAS – кабеля типа А

Волновое сопротивление

От 135 до 165 ом при частотных изм.от1 до20 MHz

Максимальная скорость

≤ 30Кбит/сек

Площадь сечения

> 0,34 мм2

Тип кабеля

Витая пара 1х2или 2х2или1х4

Полное сопротивление

< 110 ом/км

Затухание сигнала

Max90В

Экранировние

Медная оплётка

 21 Лекция 21. Основы маршрутизации IP

Цель лекции

Изучение методов  реализации стандартных промышленных сетей и организация трафика в сетях Ethernet.

Содержание лекции

Сетевые адреса. Классы адресов IP. Подсети IP.

 

21.1Сетевые адреса

Для обеспечения доставки надежной доставки пакетов через сеть необходимым условием является уникальность адреса каждого сетевого устройства (хоста). В сетях TCP/IP используются IP-адреса, которые в настоящее время представляют собой просто 32-битовые идентификаторы хостов. Ниже показан в качестве примера IP-адрес сайта http://www.protocols.ru/:

                                  11010100 00110000 11001000 10001111

Для представления адресов IP была разработана специальная нотация (способ записи) в форме десятичного представления каждого октета (байта) адреса с разделением десятичных чисел точками. В английском языке для обозначения такого способа записи IP-адресов используется термин dotted-decimal notation. В таком представлении адрес упомянутого выше сайта www.protocols.ru будет выглядеть более понятно и проще для запоминания:

                                   212.48.200.143

Такой адрес уже можно передавать прикладным программам для получения доступа к серверу. Для удобства использования разработана специальная система доменных имен и сопоставления этих имен с адресами IP (в примере такое соответствие устанавливается между именем www.protocols.ru и адресом 212.48.200;143 в обоих случаях попадаете на один сайт).

21.2 Классы адресов IP

Адрес IP включает 32 бита (4 октета), для записи которых обычно используется десятичный формат с разделением октетов точками. Для более гибкого распределения адресов в реальных сетях и дополнительного разбиения сетей адрес обычно делят на две части - номер сети (подсети) и номер хоста. Для задания номера сети используются старшие биты адреса, а номер хоста указывается младшими битами. Такая схема таже позволяет более эффективно управлять рассылкой широковещательных пакетов. В зависимости от числа битов в номере сети выделяют несколько классов адресов IP:

21.2.1 Класс A

Номер сети определяется 8 старшими битами IP--адреса. Таким образом, в сети класса A может содержаться 16 777 214 хостов (224 - 2). Для сетей класса A используются номера от 1 до 126 (за исключением номера 10, используемого для специальных целей).

21.2.2 Класс B

Номер сети определяется двумя старшими октетами адреса, а 16 битов служат для нумерации хостов и позволяют адресовать до 65 534 (216 -6) устройств. Для сетей класса B используются номера от 128.1.х.х до 191.254.х.х (за исключением специального блока частных адресов от 172.16.0.0 до 172.31.255.255).

21.2.3 Класс C

В сетях класса C для идентификации сети используется три октета и в каждой сети класса C, таким образом может содержаться до 254 (28 -2) хостов. Сетям класса C отведен блок адресов от 192.0.1.х до 223.255.254.х (исключением является блок адресов частных сетей класса C от 192.168.0.0 до 192.168.255.255)

21.2.4 Класс D

Адреса класса D используются для групповой передачи (multicasting) и занимают блок от 224.0.0.0 до 239.255.255.255

21.2.5 Класс E

Этот класс адресов предназначен для экспериментального использования. Для сетей каждого из типов два значения адресов являются зарезервированными и не могут служить для идентификации хостов. Первый адрес задает собственно сеть (в номере хоста все биты имеют нулевые значения), а второй служит для передачи широковещательных пакетов в масштабе подсети и все биты номера хоста имеют значение 1.       

Описанная структура адресов позволяет однозначно идентифицировать каждую физическую сеть в Internet и каждый хост физической сети.

21.3 Подсети IP

При описании классов адресов было показано, что минимальным классифицированным блоком адресов является сеть класса, которая может содержать до 255 хостов. На практике зачастую бывает удобно делить блоки адресов на более мелкие фрагменты, называемые подсетями. Получив от регистратора адресный блок класса С, администратор сети может по своему усмотрению разбить его на более мелкие блоки - подсети. Число адресов в каждой подсети выражается степенью 2; не забывайте при этом, что в каждой подсети два адреса будут недоступны для хостов, поскольку служат для обозначения всей подсети и передачи широковещательных пакетов. Таким образом, сеть класса C можно разбить на 2 подсети по 126 адресов, 4 подсети по 62 адреса. 8 подсетей по 30 адресов и т. д. Подсети в свою очередь могут дополнительно разбиваться на подсети с целью создания более мелких адресных блоков. Обратим еще раз внимание на тот факт, что в каждой подсети 2 адреса являются служебными и не могут применяться для обозначения хостов. В результате при делении блока адресов на мелкие подсети можно лишиться значительного числа имеющихся адресов. Если разбить сеть класса С на 64 подсети, потеряется ровно половина доступного адресного пространства. Отметим, что сети класса C можно рассматривать как подсети сетей класса A или B, а сети класса B -как подсети класса A. Разбиение на подсети позволяет более эффективно использовать пространство адресов IP. Если локальная сеть организации, подключенная к Internet, содержит всего 20 компьютеров, для их адресации достаточно будет 5 битов адреса IP и провайдер Internet в таком случае может выделить для адресации лишь четвертую часть адресного блока класса С.

21.4 Маски подсетей

Как было отмечено выше, IP-адрес обычно делят на две части - адрес подсети и номер хоста. Для упрощения алгоритмов маршрутизации деление адреса на две части выражается с помощью масок подсетей. Маска представляет собой 32-битовое значение, в котором старшие биты имеют значение 1, а младшие - 0. Количество единиц и нулей в маске определяет класс сети - для сетей класса A маска содержит 8 единиц в старших битах и 24 нуля в младших. Битовые маски позволяют легко выделить из IP-адреса номер сети и номер хоста. Логическая операция И (AND), примененная к маске и адресу, дает номер сети, а использование этой же операции с инвертированной маской дает номер хоста.

Для масок используют обычное десятичное представление с разделением октетов точками, принятое для записи адресов IP. Подчеркнем, что единицы в маске подсети могут располагаться только в старших битах и должны следовать непрерывно (не допускается присутствие в маске единиц: слева от которых имеется 0). Таким образом, поля маски в десятичной форме могут принимать значения только 128, 192, 224, 240, 248, 252. 254 (реально не используется) или 255. Пример маски для сети класса C приведен ниже:

             255.255.255.0

Иногда для обозначения маски просто указывают число битов в номере сети, отделяя его от адреса дробной чертой. Ниже приведен пример IP-адреса в сети класса B:

             173.28.239.14/16

В таблице показано соответствие обих вариантов записи маски для подсетей сети класса С.

Таблица 21.1- Маски подсетей для адресов класса С

Полный формат

Сокращенная запись

Число подсетей

Число адресов

255.255.255.0

/24

1

254

255.255.255.128

/25

2

126

255.255.255.192

/26

4

62

255.255.255.224

/27

8

30

255.255.255.240

/28

16

14

255.255.255.248

/29

32

6

255.255.255.252

/30

64

2

 

Маски со значением 254 не используются на практике, поскольку такие подсети включают 0 адресов для хостов с учетом использования двух адресов каждой подсети для служебных целей. Используется также специальный тип маски - 255.255.255.255 или /32 для указания того, что адрес относится к конкретному хосту, а не подсети.

Отметим, что полный адрес хоста можно рассматривать как три (иногда и более) фрагмента, как показано на рисунке:

 Номер сети 

 Номер подсети 

 Номер хоста 

Рисунок 21.1

Номер сети

Содержит 8, 16 или 24 бита и выдается регистратором Internet (IANA или локальный регистратор) или компанией провайдером (из выделенного регистратором блока).

Номер сети

Содержит от 1 до 22 битов (в зависимости от класса адреса) и задается администратором сети. Отметим, что в сетях класса С номер подсети не может содержать более 6 битов, поскольку 24 бита определяют номер сети и по крайней мере 2 бита дареса должны использоваться для нумерации хостов в подсети. Это значение определяет номер подсети в сети. Отметим, что деление на подстети может быть многоуровневым и тогда адрес следует делить не на 3, а на большее число фрагментов.

Номер хоста

Содержит от 2 до 24 битов (в зависимости от класса адреса) и задается администратором сети.

 

Список литературы

     1. Каган Б.М. Электронно-вычислительные машины и системы. - М.: Энер-гоиздат, 1991.- 591 с.

     2 .Олифер В.Г., Олифер Н.А. Компьютерные сети. - М.-СПб.: Питер, 1999.- 642 с.

     3.  Евреинов Э.В. Цифровая и вычилительная техника. - М.: Радио и связь, 1991.- 464 с.

     4.  Марк А. Спартак А.. Компьютерные сети . - Диасофт, 1998.432.с.

5. Голденберг Л.М. Цифровые устройства и микропроцессорные систе-мы,задачи и упражнения . - М.: Радио и связь, 1992. 256 с.

6. Олифер В.Г., Олифер Н.А. Компьютерные сети. - СПб.: Питер, 2000.

7. Интернет. Энциклопедия под редакцией Мелиховой Л. - СПб.: Питер, Москва-Харьков-Минск, 2000.- 527с.

8. Тынымбаев С.Т.. Вычислительные машины, системы, комплексы и сети. Алматы.: Рауан, 1997.- 366 с.

9. Компьютерные сети . Официальное пособие для самостоятельной подго­товки .-М :-Издательский торговый дом. Русская редакция.2000.- 511 с.

10.Информатика под редакцией Симановича С.В. - СПб.: Питер, 1999.-638 с.

11. Новиков Ю.В., Кондратенко С.В. Локальные сети: архитектура, алгоритмы, проектирование – Эком.: ISBN: 5-7163-0061-8, 2000.-312 с.

12. Кульгин М. Практика построения компьютерных сетей. Для профессионалов. - СПб.: "Питер", ISBN: 5-272-00351-9 , 2001.- 320 с.

13. Левин Г.Н., Левина В.Е. Введение в схемотехнику IBM PC. М: МПИ, 1991.

14. Мелехин В.Ф., Павловский Е.Г. Вычислительные машины, системы и сети. М: ACADEMA, 2006.

15. Нешумова К.А. Электронные вычислительные машины и системы. М.: Высшая школа, 1989.

16.  Морозевич А.Н. МикроЭВМ, микропроцессоры и основы микропрограммирования.- М.: Высшая школа, 1990.

17. Толковый словарь по вычислительным системам./ Под.ред. Иллингурова В.:Пер. с англ.- М.: Машиностроение, 1990.

18. Вычислительные системы, сети и телекоммуникации: Учебник/ А.П. Пятибратов, Л.П. Гудыно, А.А. Кириченко; Под ред. А.П. Пятибратова. -М.: Финансы и статистика, 1998.

19. Калабеков Б. Цифровые устройства и микропроцессорные системы: Учебник. Гор. лин.- Т:, 1999.

20. Михаил Гук. Сети NetWare3.12–4.1. — СПб.: Питер, 1997. —432 с.: ил.

21. Сопряжение датчиков и устройств ввода данных с компьютерами IBM PC: Пер. с англ./под ред. У. Томпкинса, Дж. Уэбстера. —М.: Мир, 1992.

22. Каган Б.М, Сташин В.В. Основы проектирования микропроцессорных устройств автоматики. – М.:Энергоатомиздат, 1987.

23. Кульгин. М. Практика построения компьютерных сетей. Для профессионалов. Издано: СПб., "Питер", ISBN: 5-272-00351-9 , 2001.

24. Сетевые операционные системы. (учебник) В. Г. Олифер, Н. А. Олифер
Издано:2001, Питер, ISBN: 2-7200-120-6.

25. Олифер В. Г., Олифер Н. А.  Компьютерные сети. Принципы технологии, протоколы. СПб: Издательский дом "Питер", ISBN: 5-8046-0133-4, 2001.

26. Казаков С.И., Основы сетевых технологий.- М.: Микроинформ, 1995.

27. Мелехин В.Ф., Павловский Е.Г., Вычислительные машины, системы и сети (учебник),-М.: ACADEMA, 2006.

 

Юрий Владимирович Шевяков