МИНИСТЕРСТВО ОБРАЗОВАНИЯ И НАУКИ РЕСПУБЛИКИ КАЗАХСТАН

 Некоммерческое акционерное общество

«Алматинский университет энергетики и связи»

 

А.Т.Ибраев, Т.М.Жолшараева

 СХЕМОТЕХНИКА

         Учебное пособие

 

 

Алматы 2013

 

УДК 621.3.049

ББК 32.844я73

Ж79 Схемотехника

Учебное пособие / А.Т.Ибраев, Т.М.Жолшараева

АУЭС. Алматы, 2013.− 81 с.

 

ISBN 978–601–7327–48–4

 

Рассмотрены основные сведения об электронных приборах, о работе аналоговых и цифровых электронных устройств, аналого-цифровых и цифро-аналоговых преобразователей. Приведены структурные и принципиальные схемы, временные диаграммы и описан принцип действия рассмотренных устройств.

Учебное пособие предназначено для студентов, обучающихся по специальности 5B070300 – Информационные системы

Табл. 13, Ил. 102, библ. – 15 назв.

ББК 32.844я73

РЕЦЕНЗЕНТЫ: КазНТУ, д-р. техн. наук, проф. Н.Исембергенов

                  АУЭС, д-р. техн. наук, проф.Ш.А.Бахтаев 

  

Печатается по плану издания Министерства образования и науки Республики Казахстан на 2012 г.

 

ISBN 978–601–7327–48–4

 

                       © НАО «Алматинский университет энергетики и связи», 2013 г.

 

Содержание 

1 Общие сведения об электронных приборах                                                 3

1.1 Полупроводниковые приборы                                                                   5

1.2 Контакты металл-полупроводник                                                               7

1.3 Полупроводниковые диоды                                                                       8

1.4 Биполярные транзисторы                                                                            8

1.5 Усиление с помощью транзистора                                                             13

1.6 Полевые транзисторы                                                                                14

2 Схемотехника аналоговых устройств                                                           15

2.1 Дифференциальный усилитель  15

2.2 Выходные каскады усилителей  20

2.3 Операционный усилитель  22

3 Схемотехника цифровых устройств                                                             28

3.1 Основные логические операции и логические элементы   29

3.2 Логические интегральные схемы   31

3.3 Комбинационные логические схемы   44

3.4 Последовательностные логические схемы   53

3.5 Цифровые запоминающие устройства                                                       73

4 Аналого-цифровые и цифро-аналоговые устройства                                   75

4.1 Параллельные АЦП                                                                                  75

4.2 Последовательные АЦП                                                                             76

4.3 Последовательно-параллельные АЦП                                                          77

4.4 Цифро-аналоговые преобразователи                                                         78

      Список литературы                                                                               81

 

1 Общие сведения об электронных приборах 

Электронным прибором (ЭП) называют устройство, в котором в результате взаимодействия свободных или связанных носителей заряда с электрическим, магнитным и переменным электромагнит­ным полем обеспечивается преобразование информационного сиг­нала или преобразование вида энергии.

Основными признаками классификации разнообразных по прин­ципу действия, назначению, технологии изготовления, свойствам и параметрам можно считать: вид преобразования сигнала; вид рабо­чей среды и тип носителей заряда; структуру (устройство) и число электродов; способ управления.

По виду преобразования сигнала все ЭП можно разбить на две группы. К первой группе относятся ЭП, в которых использу­ется преобразование одного вида энергии в другой. В эту группу вхо­дят электросветовые ЭП (преобразование типа электрический сигнал в световой), фотоэлектронные приборы (световой сигнал в электрический), электромеханические (электрический сигнал в ме­ханический), механоэлектрические ЭП (механический сигнал в элек­трический), оптопары (электрический сигнал в световой и затем сно­ва в электрический) и др.

Ко второй группе обычно относятся электропреобразователь­ные приборы, в которых изменяются параметры электрического сиг­нала (например, амплитуда, фаза, частота и др.).

По виду рабочей среды и типу носителей заряда различают сле­дующие классы электронных приборов: электровакуумные, газоразрядные (разреженный газ, электроны и ионы), полупроводниковые (полупроводник, электроны и дырки), хемотронные (жидкость, ионы и электроны).

Электроды электронного прибора — это элементы его конструк­ции, которые служат для формирования рабочего пространства при­бора и связи его с внешними цепями. Число электродов и их потенциалы определяют физические процессы в приборе.

Совокупность условий, определяющих состояние или работу электронного прибора, принято называть режимом электронного прибора, а любые величины, характеризующие этот режим (к приме­ру, ток или напряжение), — параметрами режима. Говорят об усилительных, импульсных, частотных, шумо­вых, температурных и механических свойствах, о надежности и т.п. Количественные сведения об этих свойствах называют параметра­ми прибора. К ним, например, относят коэффициенты передачи токов, характеристические частоты, коэффициент шума, интенсивность отказов, ударную стойкость и др.

Остановимся на понятиях статического и динамическо­го режимов приборов. Статическим называют режим, когда прибор работает при постоянных («статических») напряжениях на электро­дах. В этом режиме токи в цепях электродов не изменяются во вре­мени и распределении зарядов, токи

в приборе также постоянны во времени. Однако, если хотя бы один из параметров режима, например, напряжение на каком-то электроде, изменяется во времени, режим называется динамическим. В динамическом режиме поведение при­бора существенно зависит от скорости или частоты изменения воз­действия (например, напряжения).

У большинства приборов эта зависимость объясняется инерци­онностью физических процессов в приборе, например, конечным временем пролета носителей заряда через рабочее пространство или конечным временем жизни носителей. Следователь­но, связь мгновенных значений тока и напряжения в динамическом режиме должна отличаться от связи постоянных значений тока и напряжения в статическом режиме. Однако, если время пролета значительно меньше периода изменения переменного напряже­ния, то это отличие во взаимосвязи будет несущественным, т.е. связь мгновенных значений будет практически такой же, как посто­янных величин в статическом режиме. Указанная разновидность динамического режима называется квазистатическим режимом («квази» — означает «как бы» или «как будто»).

Обычно динамический режим получается в результате внешнего воздействия, например, входного сигнала. Входной сигнал может быть синусоидальным или импульсным. Малым называют такой сигнал, при котором наблюда­ется линейная связь (прямая пропорциональность) между амплиту­дами выходного и входного сигналов.

 

1.1 Полупроводниковые приборы 

Рассмотрим процессы в n-p-переходе при отсутствии внешнего источника напряжения (см.рисунок 1.1). Так как носители заряда совершают  беспорядочное тепловое движение, то происходит их диффузия из одного полупроводника в другой. Концентрация электронов в n-слое больше, чем в p-слое, и часть электронов перейдет из n-слоя в p-слой. Одновременно наблюдается диффузионный переход дырок из p-слоя в n-слой. В результате рекомбинации носителей в n-слое остается нескомпенсированный объемный заряд положительных ионов (в основном, донорной примеси), а в p-слое - нескомпенсированный объемный заряд отрицательных ионов акцепторной примеси. Между образовавшимися объемными зарядами возникает контактная разность потенциалов  и электрическое поле напряженностью . На потенциальной диаграмме n-p-перехода (см.рисунок 1.1,б) за нулевой
потенциал принят потенциал граничного слоя. В n-p-переходе возникает потенциальный барьер, препятствующий диффузионному перемещению носителей заряда. Высота барьера равна контактной разности потенциалов и обычно составляет десятые доли вольта. На рисунке 1.1, б изображен барьер для электронов, стремящихся за счет диффузии перемещаться из области n в область p.

Таким образом, в n-p-переходе вследствие ухода электронов и дырок вглубь p- и n-областей образуется обедненный зарядами слой, называемый запирающим и обладающий большим сопротивлением в сравнении с сопротивлением остальных объемов n- и p-областей.

Если источник внешнего напряжения положительным полюсом подключить к полупроводнику p-типа и отрицательным к n-типа (прямое включение), то электрическое поле, создаваемое в n-p-переходе прямым напряжением , действует навстречу контактной разности потенциалов .

 Потенциальный барьер понижается до величины Uк-Uпр, уменьшаются толщина запирающего слоя и его сопротивление Rпр.

Если полярность внешнего источника изменить на обратную, то потенциальный барьер возрастает до величины Uк+Uобр. В этом случае через переход могут пройти только неосновные носители: электроны из p-области в n-область и дырки во встречном направлении. Так как концентрация основных носителей заряда на несколько порядков выше концентрации неосновных, то прямые токи на несколько порядков больше обратных. Таким образом, электронно-дырочный переход обладает выпрямляющими свойствами, которые используются для создания диодов.

 

1.2 Контакты металл-полупроводник 

Они используются в полупроводниковой электронике либо в ка­честве омических (невыпрямляющих) контактов с областями полупроводниковых приборов, либо в качестве выпрямляющих контак­тов. Структура и свойства таких контактов зависят от взаимного расположения уровня Ферми в металле и полупроводнике.

 

 

 

 

 

Рисунок 1.2

Потенциальный барьер в приконтактном слое, равный разности работ выхода металла и полупроводника (j_к = j_М – j_n на рисунке 1.2), называют барьером Шоттки, а диоды, использующие эти барьеры, – диодами Шоттки или диодами с барьером Шоттки (ДБШ).

Важной особенностью барьеров Шоттки по сравнению с р-n-переходом является отсутствие инжекции неосновных носителей. Эти переходы «работают» на основных носителях, поэтому у них отсут­ствует диффузионная емкость, связанная с накоплением и рассасы­ванием основных носителей, и выше быстродействие.

Особенностью переходов с барьером Шоттки является то, что их ВАХ ближе всего к экспоненциальной ВАХ идеализированного р-n-перехода, а прямое напряжение значительно меньше (примерно на 0,2 В), чем в р-n-переходах.

 

1.3 Полупроводниковые диоды

Классификация полупроводниковых диодов производится по следующим признакам:

-             методу изготовления перехода: сплавные, диффузионные, планарные, точечные, диоды Шоттки и др.;

-             материалу: германиевые, кремниевые, арсенид-галлиевые и др.;

-             физическим процессам, на использовании которых основана работа диода: туннельные, лавинно-пролетные, фотодиоды, светодиоды, диоды Ганна и др.;

-             назначению: выпрямительные, универсальные, импульс­ные, стабилитроны, детекторные, параметрические, смеситель­ные, СВЧ-диоды и др. Их изготавливают на основе германия или кремния.

 Выпрямительные диоды предназначены для преобразования переменного тока низкой частоты в постоянный ток. Вольтамперная характеристика (ВАХ) выпрямительного диода, его условное графическое изображение и буквенное обозначение даны на рисунке 1.3.

 

        Рисунок 1.3

         

1.4 Биполярные транзисторы

Транзи́стор (от англ. transfer — переносить и resistance — сопротивление) — электронный прибор из полупроводникового материала, обычно с тремя выводами, позволяющий входным сигналам управлять током в электрической цепи. Обычно используется для усиления, генерирования и преобразования электрических сигналов.

В настоящее время широко используются биполярные транзисторы (БТ) и транзисторы на полевых МОП (металл-оксид-полупроводник)-транзисторах (МОПТ) или МДП (металл-диэлектрик-полупроводник)-транзисторы. Международный термин — MOSFET (metal-oxide-semiconductor field effect transistor). Транзисторы изготавливаются в рамках интегральной технологии на одном кремниевом кристалле (чипе) и составляют элементарный «кирпичик» для построения микросхем логики, памяти, процессора и т. п. Размеры современных МОПТ составляют от 90 до 32 нм. На одном современном чипе (обычно размером 1—2 см²) размещаются несколько (пока единицы) миллиардов МОПТ.

По основным полупроводниковым материалам различают транзисторы: германиевые, кремниевые и арсенид-галлиевые. Другие материалы транзисторов до недавнего времени не использовались. В настоящее время имеются транзисторы на основе, например, прозрачных полупроводников для использования в матрицах дисплеев. Перспективный материал для транзисторов — полупроводниковые полимеры. Также имеются отдельные сообщения о транзисторах на основе углеродных нанотрубок.

Устройство плоскостного биполярного транзистора показано схематически на рисунке 1.4 

Рисунок 1.4 

Транзистор представляет собой пластину германия, или кремния, или другого полупроводника, в которой созданы три области с различной электропроводностью. Для примера взят транзистор типа n–p–n, имеющий среднюю область с дырочной, а две крайние области – с электронной электропроводностью. Широко применяются также транзисторы типа p–n–p, в которых дырочной электропроводностью обладают две крайние области, а средняя имеет электронную электропроводность.

Средняя область транзистора называется базой, одна крайняя область – эмиттером, другая – коллектором. Таким образом, в транзисторе имеются два n–p–перехода: эмиттерный – между эмиттером и базой и коллекторный – между базой и коллектором. Расстояние между ними должно быть очень малым, не более единиц микрометров, т.е. область базы должна быть очень тонкой. Это является условием хорошей работы транзистора. Кроме того, концентрация примесей в базе всегда значительно меньше (т.е. область базы самая высокоомная), чем в коллекторе и эмиттере. От базы, эмиттера и коллектора сделаны выводы.

Для величин, относящихся к базе, эмиттеру и коллектору, применяют в качестве индексов буквы «б», «э» и «к». Токи в проводах базы, эмиттера и коллектора обозначают соответственно i_б, i_э, i_к. Напряжения между электродами обозначают двойными индексами, например, напряжение между базой и эмиттером U_б-э, между коллектором и базой U_к-б.

Транзистор может работать в трех режимах в зависимости от напряжения на его переходах.

Активный режим – напряжение на эмиттерном переходе прямое, а на коллекторном – обратное.

Режим отсечки (запирания) – обратное напряжение подано на оба перехода.

Режим насыщения – на обоих переходах прямое напряжение.

Основным в аналоговых устройствах является активный усилительный режим. Он используется в большинстве усилителей и генераторов. Режимы отсечки, насыщения и активный инверсный (напряжение на эмиттерном переходе обратное, а на коллекторном – прямое) характерны для импульсной работы транзистора.

В схемах с транзисторами обычно образуются две цепи: входная (управляющая) – в нее включают источник усиливаемых сигналов и выходная (управляемая) – в нее включается нагрузка.

Принцип работы транзисторов обоих типов одинаков, различие заключается лишь в том, что в транзисторе n-p-n в образовании коллекторного тока принимают участие электроны, инжектированные эмиттером, а в транзисторе p-n-p типа – дырки.

Принцип действия биполярного транзистора основан на использовании трёх явлений:

-                   инжекции носителей из эмиттера в базу;

-                   переноса инжектированных в базу носителей к коллекторному переходу;

-                   экстракции инжектированных в базу и дошедших до коллекторного перехода неосновных носителей из базы в коллектор.

На рисунке 1.5,а показана структура и токи    транзистора n-p-n типа. С помощью внешних источников напряжения эмиттерный переход смещается в прямом направлении, а коллекторный – в обратном. Таким образом, транзистор функционирует в активном режиме, когда проявляются его усилительные свойства.

Рассмотрим эти явления подробнее. При подключении к эмиттерному переходу прямого напряжения противоположно направленное внешнее поле компенсирует внутреннее поле перехода и уменьшает контактную разность потенциалов на величину Е_э (см.рисунок 1.5,б). Это приводит к возникновению инжекции электронов из эмиттера в базу и дырок из базы в эмиттер. Таким образом, в цепи эмиттера протекает эмиттерный ток I_э, который представляет собой диффузионный ток основных носителей и содержит две составляющих – дырочную и электронную.

.

 

Рисунок 1.5

 

Поскольку дырочная составляющая эмиттерного тока замыкается исключительно в цепи эмиттер-база, она не участвует в образовании коллекторного тока, а значит, является бесполезной, и её следует уменьшать. Поэтому при создании транзисторов область базы всегда легируют намного слабее, чем эмиттерную область (n_э>>p_б). При этом из эмиттера в базу инжектируется гораздо большая часть носителей, чем из базы в эмиттер.

Количественно процесс инжекции характеризуется величиной коэффициента инжекции, которая показывает, какую часть от полного тока эмиттера составляет её полезная часть I_эn:

.

Поскольку абсолютно исключить поток дырок из базы в эмиттер невозможно, то следует полагать, что g<1 всегда и в лучшем случае g»0.9995.

В результате инжекции электронов в базу у эмиттерного перехода их становится больше. Коллекторный же переход включён в обратном направлении и работает в режиме экстракции. Он втягивает все электроны, подошедшие к нему, и перебрасывает их в коллектор. Таким образом, концентрация электронов в базе у коллекторного перехода значительно меньше, чем у эмиттерного. В базе возникает градиент концентрации, под действием которого электроны диффундируют к коллекторному переходу (см.рисунок 1.5, б). Распределение концентрации электронов в базе показано на рисунке 1.6.  Поскольку толщина базового слоя мала (w_б<<L_n), то закон распределения близок к линейному. Градиент концентрации электронов  в базе определяет диффузионный ток электронов в направлении коллекторного перехода.

Описанный характер движения электронов в базе возможен только при условии электрической нейтральности базы, когда количество находящихся в объёме базы электронов равно количеству дырок.

Рисунок 1.6

В процессе диффузии через базу часть электронов рекомбинирует с дырками базы. В результате актов рекомбинации количество электронов, дошедших до коллектора, не будет равно количеству электронов, поступивших из эмиттера, следовательно, электронная составляющая тока коллектора I_кn будет меньше электронной составляющей эмиттерного тока I_эn.

Акты рекомбинации электронов с дырками создают недостаток дырок, требующихся для компенсации электронов, входящих в базу из эмиттера. Необходимые дырки поступают по цепи базы, создавая базовый ток транзистора I_брек. Таким образом, разность между электронными составляющими эмиттерного и коллекторного токов представляет собой базовый ток рекомбинации:

Процесс рекомбинации дырок в базе численно определяется коэффициентом переноса носителей через базу, который показывает, какая часть носителей из эмиттерного перехода достигла коллекторного перехода:

.

Из выражения видно, что n<1 всегда. Максимальное значение n » 0,95 – 0,99. Чтобы увеличить коэффициент переноса (n приблизить к единице) и увеличить тем самым электронную составляющую коллекторного тока, необходимо уменьшить I_брек. Для этого при изготовлении транзисторной структуры необходимо обеспечить следующие условия:

1)                базу необходимо выполнить настолько тонкой, чтобы её ширина была бы гораздо меньше диффузионной длины носителей в базе (w_б<<L_n), тогда большая часть носителей, в данном случае электронов, успеет дойти до коллекторного перехода, не успев рекомбинировать с дырками базы;

2)                базу следует легировать слабо, чтобы опять же уменьшить число актов рекомбинации электронов с дырками базы;

3)                площадь коллекторного перехода должна быть больше площади эмиттерного перехода (S_кп>>S_эп), чтобы уменьшить вероятность рекомбинации в краевых областях базы.

Таким образом, электроны, достигшие обратно смещённого коллекторного перехода, будут втянуты полем перехода и примут участие в образовании коллекторного тока.

 

1.5 Усиление с помощью транзистора 

Рассмотрим схему усилительного каскада с транзистором n–p–n типа (см.рисунок 1.7). Приведенная схема называется схемой с общим эмиттером (ОЭ), т.к. эмиттер является общей точкой для входа и выхода схемы.

Рисунок 1.7 

Входное напряжение, которое необходимо усилить, подается от источника колебаний ИК на участок «база – эмиттер». На базу подано также положительное смещение от источника E₁, которое является прямым напряжением для эмиттерного перехода. Цепь коллектора (выходная цепь) питается от источника E₂. Для получения усиленного выходного напряжения в эту цепь включена нагрузка R_н.

C₁ – конденсатор большой емкости необходим для того, чтобы не происходила потеря части входного переменного напряжения на внутреннем сопротивлении источника E₁. C₂ – необходим для того, чтобы не было потери части выходного усиленного напряжения на внутреннем сопротивлении источника E₂.

Работа усилительного каскада с транзистором происходит следующим образом. Напряжение источника E₂ делится между сопротивлением нагрузки и внутренним сопротивлением транзистора r₀, которое он оказывает постоянному току коллектора. Это сопротивление приближенно равно сопротивлению коллекторного перехода r_к0 для постоянного тока. В действительности к сопротивлению r_к0 еще добавляются небольшие сопротивления эмиттерного перехода, а также n – и p – областей, но эти сопротивления можно не принимать во внимание.

Если во входную цепь включается источник колебаний, то при изменении его напряжения изменяется ток эмиттера, а следовательно, сопротивление коллекторного перехода r_к0. Тогда напряжение источника E₂ будет перераспределяться между R_н и r_к0. При этом переменное напряжение на peзиcтopе нагрузки R_н может быть получено в десятки раз большим, чем входное переменное напряжение. Изменения тока коллектора почти равны изменениям тока эмиттера и во много раз больше изменений тока базы. Поэтому в данной схеме получается значительное усиление тока и очень большое усиление мощности.

 

1.6 Полевые транзисторы (ПТ) 

Главным достоинством ПТ является высокое входное сопротивление, т.е. они практически не потребляют ток из входной цепи. Кроме того, они более технологичны и дешевле, чем биполярные, обладают хорошей воспроизводимостью требуемых параметров.

По способу создания канала различают ПТ с управляющим n-p-переходом, со встроенным каналом и с индуцированным каналом. Последние два типа относятся к разновидностям МДП-транзисторов с изолированным затвором.

 

У ПТ с управляющим n-p-переходом (см.рисунок1.8,а) канал - это слой полупроводника n-типа (может быть p-типа), заключенный между двумя n-p-переходами. Канал имеет два вывода во внешнюю цепь: исток (И), из которого заряды выходят в канал, сток (С), в который заряды входят из канала. Слои p-типа соединены между собой и имеют вывод во внешнюю цепь, называемый затвором (З). Затвор служит для регулирования поперечного сечения канала. Особенность ПТ в том, что движение основных носителей заряда только одного знака происходит по каналу от истока к стоку, а не через переход, как в биполярном транзисторе.

 Управляющее напряжение между З и И является обратным для обоих n-p-переходов (Uзи<0). Оно создает вдоль канала равномерный слой, обедненный носителями заряда при Uси=0. Изменения Uзи изменяют ширину n-p-переходов, тем самым регулируют сечение токопроводящего канала и его проводимость. Напряжение Uси>0 вызывает неравномерность обедненного зарядами слоя, наименьшее сечение канала вблизи стока.

Управляющее действие затвора иллюстрируют передаточной (стоко-затворной) характеристикой Iс(Uзи) при Uси=const. На практике чаще используют выходные (стоковые) характеристики Iс(Uси) при Uзи=const, по которым строят передаточные (см.рисунок1.8, в).

МДП-транзисторы со встроенным каналом имеют структуру металл - диэлектрик - полупроводник. У поверхности кристалла полупроводника (подложки p-типа) созданы две области n-типа и тонкая перемычка между ними - канал (см. рисунок 1.9 а). Области n-типа имеют выводы: И-исток и С-сток. Кристалл покрыт окисной пленкой диэлектрика SiO₂, на которой расположен металлический затвор (З), электрически изолированный от цепи исток - сток. Подложка соединяется с истоком внутри прибора, либо имеет вывод во внешнюю цепь (П).

При отрицательном потенциале на затворе Uзи<0 поле затвора выталкивает электроны из канала в p-подложку, исток и сток. Канал обедняется электронами, его сопротивление увеличивается и ток стока уменьшается. Такой режим называют режимом обеднения. Характеристики Iс(Uси) располагаются ниже кривой при Uзи=0 (см. рисунок 1.9 в). Если на затвор подано Uзи>0, то под действием поля затвора канал насыщается электронами из p-подложки, истока и стока - это режим обогащения.

Таким образом, МДП-транзистор со встроенным каналом может работать как в режиме обеднения, так и в режиме обогащения, что наглядно показывают его характеристики. Структура, условное графическое

изображение, передаточная Iс(Uзи) при Uси=const и стоковые Iс(Uси) при Uзи=const характеристики ПТ со встроенным каналом даны на рисунках 1.9 а,б,в.

МДП-транзисторы с индуцированным каналом не имеют специально созданного канала между истоком и стоком, и при Uзи=0 выходной ток Iс=0. Канал индуцируется при положительном потенциале на затворе Uзи>0 благодаря притоку электронов из p-подложки, истока и стока. Этот прибор работает только в режиме обогащения.

Основными параметрами полевых транзисторов являются крутизна S=DIс/DUзи при Uси=const и внутреннее (выходное) сопротивление Ri=DUcи/DIс при Uзи=const. Иногда пользуются третьим параметром - коэффициентом усиления m=DUси/DUзи при Iс=const; m=SRi.

2 Схемотехника аналоговых устройств

2.1 Дифференциальный усилитель

2.1.1 Режимы работы дифференциального усилителя.

     Дифференциальный усилитель (см. рисунок 2.1) усиливает разность входных сигналов, который называется дифференциальным сигналом. Его можно строить на биполярных и униполярных транзисторах. Он представляет собой параллельно-балансный каскад или сбалансированный мост. Строится на двух усилителях постоянного тока с общим эмиттерным сопротивлением R_э. Коллекторные нагрузки R_к1 = R_к2. Идентичные транзисторы VT₁ и VT₂ вместе с резисторами R_к1 и R_к2 представляют собой плечи моста, в одну диагональ которой включен источник питания Е_к, в другую – нагрузка R_н.

Питание каскада осуществляется от двух источников E_к = E_э, т.е. суммарное напряжение питания .

С помощью  уменьшается  потенциал эмиттеров VT₁  и VT₂ относительно общей точки, при этом отпадает необходимость согласования потенциалов.

На дискретных транзисторах трудно получить абсолютную симметрию, поэтому качественные ДУ строятся на интегральных микросхемах.

Рассмотрим возможные режимы работы ДУ:

а) режим покоя. Оба входа ДУ закорочены на землю, т.е. .

Напряжения база-эмиттер покоя равны минус U_э . В свою очередь напряжение на эмиттере равно.

Следовательно, напряжение на базе.

Оба транзистора открыты, работают в активном режиме. Текут токи покоя . Они создают на R_к1 и R_к2 одинаковое падение напряжения, следовательно, .  снимается с R_н  .

Токи эмиттеров  I_э1= I_э2;  I_э = I_э1+ I_э2.

Достоинства схемы:

-       не нужен источник компенсирующей ЭДС;

-       уменьшается дрейф от нестабильности напряжения питания и от температурной нестабильности. Например, при увеличении напряжения питания Е_к или температуры окружающей среды приращения напряжения на коллекторах одинаковые  по величине и по знаку, следовательно, Δ;

б) режим с входными сигналами. Рассмотрим три способа подачи сигнала:

  1) сигнал е_с>0 подается между базами транзисторов (см. рисунок 2.2,а). Тогда ,      .

Приращения коллекторных токов 0<, приращения коллекторных напряжений 0>. Выходное напряжение .

Изменение тока коллектора вызывает изменение тока эмиттера  0<, общий ток эмиттера – , следовательно,  – ток эмиттера постоянный

На эмиттере нет приращения напряжения, U_Э  также постоянно, т.е. имеет место стабилизация напряжения по постоянной составляющей, отсутствует обратная связь по переменной составляющей;

2) сигнал подается на одну из баз, а другая база заземлена (см. рисунок 2.2,б). Такой вход называется дифференциальным входом.

Увеличивается ток базы . Следовательно, увеличивается ток коллектора  и ток эмиттера . Напряжение на коллекторе  уменьшается. Сумма эмиттерных токов  постоянна. Следовательно, , , . Выходное напряжение, как и в предыдущем случае, ;

3) сигналы поданы на оба входа  и  от двух независимых источников (см. рисунок 2.2,в). Здесь справедлив принцип суперпозиции.

, где K – коэффициент усиления ДУ.

2.1.2 Дифференциальный усилитель с генератором стабильного тока.

Разность входных сигналов называется дифференциальным сигналом.

 Синфазный сигнал  – это сигнал, действующий  одновременно на обоих входах, например, сигнал вследствие изменения напряжения питания, температуры и др., т.е. это помеха, влияние которой надо ослабить. Для уменьшения действия синфазного сигнала (СС) необходимо стабилизировать ток эмиттера. Допустим, что на оба входа действует синфазное напряжение, стремящееся увеличить токи коллекторов I_к1 и I_к2,  а их сумма  равна I_э, которая является постоянной величиной, т.е. ток коллектора не будет увеличиваться, и напряжения коллекторов и выходное не будет изменяться. Для стабилизации тока эмиттера можно увеличивать эмиттерное сопротивление , но тогда необходимо увеличить напряжение питания, а его не нужно изменять. Вместо  целесообразно ставить источник тока или генератор стабильного тока (ГСТ) на транзисторах, имеющего небольшое  сопротивление  по постоянному току и большое – по переменному (см. рисунок 2.3).

В схему ГСТ входят: транзистор VT₃, диод VD, резисторы R₁, R₂, R₃ и источник питания – Е_э.

Ток I_э является суммой токов эмиттеров транзисторов VT₁ и VT₂ дифференциального усилителя и задается он генератором стабильного тока на VT₃. Схема ГСТ – это усилитель по схеме с общей базой. Его выходное сопротивление много больше R_Э  (см. рисунок 2.1). Смещение на базу VT₃ подается через делитель R₁, VD, R₂. Диод VD служит для термокомпенсации, справедливо .

Должно выполняться условие R₁>> R₂, R_э. Ток I₁ через R₁ постоянный, так как R₁ большое и от температуры не зависит. В свою очередь, по первому закону Кирхгофа .

При повышении температуры входная характеристика VT₃ смещается влево, т.е. увеличивается ток эмиттера I_э3. Одновременно уменьшается сопротивление диода VD, увеличивается ток I₂, следовательно, уменьшается ток I_б3, равный I₁ ‑ I₂. Ток I_к3 = a I_б3 также  уменьшится. Таким образом, ток эмиттера дифференциального усилителя I_э поддерживается стабильным.

Определим I_э  аналитическим путем.

Так как I_б3 << I_э и можно считать I_э3 = I_к3 = I_э, то

                              .                                           (1.1)

Поскольку I_б3 << I₁, то I₁ = I₂. Из рисунка 2.3 находим

                                                                              (1.2)

Из (1.1), учитывая, что , находим I_э

, т.е. ток I_э зависит от температуры незначительно, что и требуется от ГСТ.

2.1.3 Разновидности схем дифференциальных усилителей,

Основными задачами разработки разновидностей схем ДУ являются увеличение коэффициента усиления усилителя и увеличение входного сопротивления.

Используются следующие разновидности схем ДУ:

а) на входах ДУ ставятся составные транзисторы (пара Дарлингтона), у которых гораздо выше входное сопротивление и коэффициент передачи тока равен произведению коэффициентов передачи тока обоих транзисторов;

б) на входах ДУ ставятся эмиттерные повторители, у которых входное сопротивление сотни килоомов;

в) ДУ с полевыми транзисторами на входах;

г) ДУ с динамической нагрузкой.

2.1.4 Дифференциальный усилитель с динамической нагрузкой.

Для увеличения коэффициента усиления усилителя K_u необходимо увеличить коллекторную нагрузку R_к, но тогда потребуется увеличить напряжение источника питания Е_к. В интегральных схемах увеличение R_к ведет к увеличению площади и габаритов микросхемы. Поэтому в ИС используется динамическая нагрузка, т.е. вместо резисторов  R_к1 и R_к2  ставятся транзисторы  VТ₃ и VТ₄, которые имеют низкое сопротивление по постоянному току и высокое – по переменному. Транзисторы VТ₃ и VТ₄ имеют полярность, противоположную к основным (см. рисунок 2.4).

Транзисторы VT₁ и VT₂ (n-p-n-типа) – основные, транзисторы VТ₃ и VТ₄ (p-n-p-типа) – коллекторная нагрузка. Эти транзисторы соединены коллекторами. Транзистор VТ₃ используется в диодном включении. В эмиттерной цепи ставится генератор стабильного тока (ГСТ) для уменьшения влияния синфазного сигнала на схему.

Вход ДУ – дифференциальный, выход ‑ однотактный.

Транзисторы VТ₃ и VТ₄ включены по схеме токового зеркала – отражателя токов. Ток I_к1, протекая через VТ₃, создает одинаковое смещение на базах транзисторов VТ₃ и VТ₄ U_бэ3=U_бэ4. Поэтому I_к4= I_к3, а I_к3 является током I_к1.

Следовательно I_к4=I_к1. VТ₄ повторяет изменения токов VT₁, т.е. VТ₄  полностью повторяет I_к1, поэтому пара VТ₃ и VТ₄ называется токовым зеркалом.

Найдем , U_вых и К_u. Допустим, на вход подан сигнал e_c. Приращение токов базы  и . Тогда токи коллекторов  и . Так как , то . Ток на выходе ДУ равен . Видно, что ток на выходе ДУ усилился в b раз и удвоился.

Выходное напряжение ДУ , где  - входное сопротивление последующего каскада.

Коэффициент усиления ДУ . При   .

Сопротивление  может быть обеспечено в несколько сотен килоом, следовательно, коэффициент усиления ДУ по напряжению может достигать нескольких сотен и тысяч. Таким образом, отражатель токов позволяет
получить высокий коэффициент усиления по напряжению и удвоить сигнал на однотактном выходе.

 

2.2 Выходные каскады усилителей

Выходные каскады – это усилители мощности. Они служат для получения максимальной мощности в нагрузке при максимально возможном КПД и минимальных нелинейных искажениях.

В микроэлектронике класс А обычно используется редко из-за низкого КПД. Более популярны двухтактные усилители класса В и АВ.

 

2.2.1 Простейшая двухтактная схема.

 

Рассмотрим простейшую двухтактную схему усилителя класса В на комплементарных транзисторах (см. рисунок 2.5).

Транзистор VT₁ – n-p-n, VT₂ – p-n-p –типа.

Нагрузка R_н включена в эмиттерной цепи, т.е. транзистор включен по схеме с общим коллектором, следовательно, этот эмиттерный повторитель дает большое усиление по мощности, обусловленное высоким коэффициентом усиления тока.В режиме покоя оба транзистора закрыты, т.к. U_эб = 0 (класс В).

 При подаче на вход положительной полуволны переменного напряжения VT₁ – открывается, VT₂ – закрывается. Течет ток от +Е₁ ‑ КЭ₁ ‑ R_н   – Е₁.

При подаче отрицательной полуволны переменного напряжения VT₁ – закрывается, VT₂ – открывается. Течет ток от +Е₂ ‑ R_н ‑ЭК₂ ‑ – Е₂. Таким образом, схема работает в два такта: в первом такте открыт  VT₁, во втором ‑ VT₂, т.е. на выходе усилителя имеет место двуполярный сигнал. Коэффициент усиления по мощности .

Но недостаток схемы в том, что она имеет высокий коэффициент нелинейных искаже-ний. На рисунке 2.6 приведена совмещенная передаточная харак-теристика . Длительность положительной и отрицательной полуволн на выходе меньше полупериода сигнала (часть синусоиды не усиливается). Выходной ток I_э носит импуль-сный характер, т.е. имеет большое число высших гармоник в своем спектре. Это особенно существенно при малых U_вх, соизмеримых с U*.

2.2.2 Усилитель мощности с раздельным начальным смещением.

Для устранения нелинейных искажений в схеме сдвига уровня напряжения вводится раздельное смещение на базы транзисторов (см. рисунок 2.7). На диодах VD₁ и VD₂ создается падение напряжения U*, которое смещает рабочую точку транзистора VТ₁ влево и VT₂ – вправо от начала координат (см. рисунок 2.8). Характеристика передачи будет представлять прямую линию. Следовательно, уменьшатся нелинейные искажения. Эти диоды всегда открыты, так как суммарное напряжение источников питания  всегда больше, чем входной сигнал.

Рассмотрим разновидность бестрансформаторного усилителя мощности с делителем напряжения в базовой цепи (см.рисунок 2.9). Такая схема еще называется схемой с дополнительной симметрией. Здесь R₁, R₂, R₃ ‑ делитель напряжения для создания смещения в классе АВ.

Должно выполняться условие .

Очевидно, что средняя точка R₂ имеет нулевой потенциал. Базы обоих транзисторов можно считать закороченными по переменному току и подавать входное напряжение на одну из баз. Так как сигнал подается в одной фазе на оба транзистора, то они работают поочередно. Вместо R₂ обычно ставят диоды. На каждом диоде падает U*= 0,7 В, которое создает смещение, обеспечивающее режим класса АВ.

 

Схема включения транзисторов – с общим коллектором.

2.3 Операционный усилитель

2.3.1 Назначение и основные параметры операционных усилителей.

Операционный усилитель – универсальный усилитель постоянного тока с дифференциальным входом и однотактным выходом.

Идеальный ОУ имеет следующие параметры:

-    коэффициент усиления по напряжению;

-    входное сопротивление;

-    выходное сопротивление .

Такие характеристики позволяют применять глубокую обратную связь (ОС), и свойства ОУ определяются только параметрами элементов цепи ОС. Используя различные ОС, можно осуществлять различные математические операции. Поэтому усилители были названы операционными.

Условное обозначение ОУ приведено на рисунке 2.10.

Здесь:

 вход 1 – неинвертирующий вход, т.е. выходной сигнал совпадает по фазе с входным;

вход 2 – инвертирующий вход, т.е. выходной сигнал в противофазе с входным;

выход – однотактный;

+Е_п и ‑Е_п –‑ выводы двух источников питания Е_п или двуполярного источника.

Реальные ОУ обычно имеют  большое число выводов для подключения внешних цепей частотной коррекции, формирующих требуемый вид амплитудно-частотной характеристики (АЧХ) усилителя.

Характеристики реальных ОУ немного отличаются от идеальных.

Основные параметры реальных ОУ:

а) коэффициент усиления дифференциального сигнала:

;

б)  коэффициент усиления синфазного сигнала:  ;

в) коэффициент ослабления синфазного сигнала ОУ в децибелах ;

г) входное сопротивление R_вх обычно порядка 400 кОм (может достигать от десятков кОм до десятков МОм);

д) выходное сопротивление: R_вых = 20 ¸2000 Ом;

е) амплитудно-частотная характеристика (АЧХ) –  – зависимость коэффициента усиления от частоты (линеаризованная характеристика в логарифмическом масштабе – диаграмма Боде) приведена на 

 рисунке 2.11, а. АЧХ ОУ представляет суммарную АЧХ отдельных каскадов. Изменение частоты в десять раз (на декаду) приводит к уменьшению коэффициента усиления по напряжению в десять раз (т.е. на минус 20 дБ).

Двухкаскадный ОУ имеет два излома АЧХ (каждый каскад вносит один излом);

ж) фазочастотная хара-ктеристика (ФЧХ) ОУ – зависимость фазы сигнала от частоты  (см. рисунок 2.11,б). Каждый каскад на высоких частотах вносит фазовый сдвиг, равный минус . ФЧХ запаздывает на , где n – число каскадов ОУ.

Для стабилизации работы ОУ требуется коррекция АЧХ и ФЧХ;

и)  ‑ частота единичного усиления, т.е. частота, при которой коэффициент усиления равен единице;

к) амплитудная характеристика или характеристика передачи сигнала – зависимость выходного напряжения от входного  - приведена на рисунке 2.12.

Обычно;

л) если при U_вх = 0 также и U_вых = 0, имеет место баланс ОУ. В реальных ОУ внутри схемы может иметь место разбаланс, из-за которого появляется  при U_вх = 0 (см. рисунок 2.13);

м) U _{вх смещ нуля} или начальное смещение ‑ это постоянное напряжение, подаваемое на один из входов, чтобы выходное напряжение стало равным нулю. Оно примерно равно 1...3 мВ;

н) разность входных токов  ‑ 5…50 нА;

 

 

п) диапазон допустимых синфазных напряжений – это максимальное одинаковое напряжение на обоих входах, чтобы ОУ не вошел в насыщение или отсечку – 3…13 В.

2.3.2 Двухкаскадный операционный усилитель.

Схема-модель двухкаскадного операционного усилителя представлена на рисунке 2.14. Входной дифференциальный усилитель построен на транзисторах VT₁ ¸ VT₄. Основные транзисторы VT₁ и VT₂ – p-n-p-типа.

Динамическая нагрузка (транзисторы VT₃ и VT₄ – n-p-n-типа) представляет собой токовое зеркало или отражатель токов. ДУ с токовым зеркалом имеет дифференциальный вход и однотактный выход.

 

 

 

 

 

 

 

 

 ГСТ₁ в эмиттерной цепи служит для стабилизации эмиттерного тока и уменьшения дрейфа напряжения. Каскад обеспечивает требуемые входные параметры ОУ.

Второй каскад, построенный на составном транзисторе VT₅ и VT₆ по схеме с общим эмиттером, является усилителем амплитуд. Обеспечивает необходимый коэффициент усиления по напряжению ОУ. В качестве нагрузочного сопротивления каскада служит источник тока ГСТ₂. Емкость С_К »30 пФ ‑ для коррекции частотной характеристики. Диоды VD₁ и VD₂ – для создания смещения начальной рабочей точки в выходном каскаде.

В выходной каскад входят: комплементарная пара транзисторов VT₇    (n-p-n-типа) и VT₈ (p-n-p-типа), диоды VD₁ и VD₂, генератор стабильного тока ГСТ₂, транзистор VT_6.. Выходной каскад является двухтактным усилителем мощности класса АВ. Делитель напряжения, состоящий из ГСТ₂, VD₁, VD₂ и VT₆, создает смещение рабочей точки транзисторов VT₇ и VT₈. Причем. . Необходимое начальное смещение, как было уже сказано, задается диодами VD₁ и VD₂. Эти же диоды обеспечивают температурную стабилизацию режима покоя выходного усилителя.

При отсутствии сигнала на входе ОУ U_ВХ = 0 ток через нагрузку I_Н = 0. Через транзисторы VT₇ и VT₈ течет небольшой начальный ток, обусловленный смещением плюс U_VD1 на транзисторе VT₇ и минус U_VD2 – на транзисторе VT₈. Диоды включены в прямом направлении и всегда открыты, так как даже при подаче положительного перепада напряжения  с коллектора VT₆ за счет источников напряжения питания + Е_п1 и ‑ Е_п2 на аноды диодов подано более положительное напряжение, чем на катоды. Можно считать, что базы обоих транзисторов закорочены по переменному току, так как сопротивление диодов по переменной составляющей близко к нулю. Транзисторы VT₇  и VT₈ открыты поочередно. При подаче с коллектора VT₆ положительного перепада напряжения транзистор VT₈ запирается, а VT₇ – отпирается. Ток течет по цепи: + Е_п1, кэ_VT7, R_н, ‑ Е_п1. При подаче с коллектора VT₆ отрицательного перепада напряжения транзистор VT₇ запирается, а VT₈ – отпирается. Ток течет по цепи: + Е_п2, R_н, кэ_VT8, ‑ Е_п2.

2.3.3 Внешние цепи.

В операционных усилителях используются внешние цепи:

а)     цепи коррекции частотной характеристики – частотно-зависимые RC-цепи;

б)    цепи балансировки для установки нулевого напряжения на выходе при нулевом входном;

в)     цепи защиты:

  1) от пробоя на входе при высоком входном напряжении;

  2) от короткого замыкания на выходе включается последовательно резистор примерно 400 омов;

  3) от переполюсовки источника питания при неправильной полярности включения;

  4) от перенапряжения источника питания;

г)     цепи обратной связи.

 

Обычно в ОУ используется отрицательная обратная связь, т.к. без нее даже при  коэффициент усиления стремится к бесконечности  и  может достичь предельного значения.

Отрицательная обратная связь позволяет:

­    создать схему с заданными функциями;

­    достичь нужного коэффициента усиления;

­    повысить стабильность и устойчивость схемы;

­    добиться необходимых  и ;

­    уменьшить линейные и нелинейные искажения.

Рассмотрим усилители сигналов и решающие усилители.  

2.3.4 Инвертирующий усилитель.

 В схеме (см. рисунок 2.15)  примем допущения: ; .   (2.1)                                                                                 

Так как и , то . Следовательно точку А можно считать закороченной на землю.

По первому закону Кирхгофа , а так как , то  и, следовательно, .

Определим коэффициент усиления инвертирующего усилителя:

                                         .                     (2.2)     

 

Из (2.2) видно, что коэффициент усиления инвертирующего усилителя не зависит от параметров ОУ, а определяется только элементами обратной связи.  Здесь имеет место параллельная отрицательная обратная связь по напряжению.

Если , то усилитель (см. рисунок 2.15) является инвертором.

Для симметрирования (уравнивания) входных токов ставится резистор R, который определяется как параллельно соединенные R_ос и R₁:

.

 

2.3.5 Неинвертирующий усилитель.

На рисунке 2.16,а представлена схема неинвертирующего усилителя. Цепь R_ос–R₁ создает последовательную отрицательную обратную связь (ООС)

по напряжению. Входной сигнал подается на неинвертирующий вход. Допустим, что выполняются условия (2.1). Тогда  и . Из рисунка 2.16,а  находим: U_вх = I₁R₁,       U_вых = I₁ (R₁+R_ос), следовательно, коэффициент усиления неинвертирующего усилителя равен

 .

Если  и  (см. рисунок 2.16,б), то это повторитель напряжения. Имеет место 100% последовательная ООС по напряжению. Сигнал на выходе повторяет входной сигнал.

 

2.3.6 Решающие усилители.

2.3.6.1 Инвертирующий сумматор (см. рисунок 2.17).

Из рисунка 2.17 следует, что , так как, Если , то

.

2.3.6.2 Интегратор инвертирующий (см. рисунок 2.18).

Из условия (2.1) следует, что . Ток через конденсатор равен

, входной ток .

Так как выполняется условие (2.1),  и . Следовательно,

;

.

 Отсюда, проинтегрировав, получим:

.

 линейно зависит от , т.е. схема интегратора является простейшей схемой генератора линейно изменяющегося напряжения.

2.3.6.3 Дифференциатор инвертирующий (см. рисунок 2.19).

Ток через R_ос  равен ,

ток через емкость С  равен .

Так как входной ток равен нулю, то и  .

 Отсюда .

 

2.3.6.4 Логарифмирующий усилитель (см. рисунок 2.20).

 

Здесь

где ,    .

Следовательно, .

Прологарифмировав, получаем                                                            

3 Схемотехника цифровых устройств

3.1 Основные логические операции и логические элементы

Логические функции ‑ функции, которые принимают два значения:

F=0, если сообщение ложное;

F=1, если сообщение истинное.

Логические операции описывают связь между логическими функциями.

Электрические схемы, реализующие элементарные логические операции, называются логическими элементами (ЛЭ).

Существуют 3 простейшие логические операции НЕ, ИЛИ, И:

а) операция НЕ - логическое отрицание, инверсия.

 (F равно не А).

ЛЭ, выполняющий операцию НЕ, называется инвертором (см. рисунок 3.1);

 

б) операция ИЛИ ‑ логическое сложение, дизъюнкция.

F=АÚВ, либо F=А+В (F есть А или В).

ЛЭ, выполняющий операцию ИЛИ, называется сборкой или дизъюнктором (см. рисунок 3.2);

                                        

в) операция “И”- логическое умножение или конъюнкция.

F=AB (F есть А и В);

F=AÙB.

Логический элемент, выполняющий операцию И, называется схемой совпадения, или конъюнктором (см. рисунок 3.3).

Этот набор элементов И, НЕ, ИЛИ называется основным базисом или основной функционально полной системой элементов, т.е. с помощью только этих элементов можно создать любую логическую схему.

Более широко в схемотехнике используются элементы других базисов ‑ двухступенчатые ИЛИ-НЕ, И-НЕ:

а) стрелка Пирса, или отрицание дизъюнкции, или операция ИЛИ-НЕ

А¯В = .

Условное обозначение приведено на рисунке 3.4. Логический элемент называется элементом Пирса;

        

б) штрих Шеффера, или отрицание
конъюнкции, или операция И-НЕ

А½В = .

Условное обозначение приведено на рисунке 3.5. Логический элемент называется элементом Шеффера.

С помощью только одного типа микросхем ИЛИ-НЕ, либо И-НЕ можно построить любую логическую схему, т.е. каждая из них является основным базисом.

Самым распространенным является элемент Шеффера И-НЕ.

Также широкое применение нашли многоступенчатые логические элементы:

а) 2И-ИЛИ-НЕ, выполняющее операцию . Условное обозначение приведено на рисунке 3.6;

б) исключающее ИЛИ, или сумма по модулю два, или функция неравнозначности имеет вид

F = Это означает, что F равно либо A, либо B. Логический элемент исключающее ИЛИ, иногда называют элементом типа «что-нибудь, но не все». Символ  (псевдоплюс) означает, что входы А и В связаны логической функцией исключающее ИЛИ.

Из алгебры

логики известно:

;    ; .

Таблица истинности для элемента исключающее ИЛИ приведена в таблице 3.1. Из таблицы видно, что если на какой-либо из входов (но не на все) подана логическая единица, то на выходе также появляется единица.

Т а б л и ц а 3.1

А	В	АВ
0	0	0
0	1	1
1	0	1
1	1	0

Условное обозначение элемента неравнозначности приведено на рисунке 3.7,а. Поскольку этот элемент выполняет операцию сложения по модулю 2, то его обозначают так же, как на рисунке 3.7,б;

 

 

в) исключающее ИЛИ-НЕ, или функция равнозначности имеет вид:

.  Это означает, что F равно инверсии либо A, либо B.

Таблица истинности для элемента исключающее ИЛИ-НЕ приведена в таблице 3.2. Условное обозначение элемента приведено на рисунке 3.8.

                                           

   Т а б л и ц а 3.2

А	В
0	0	1
0	1	0
1	0	0
1	1	1

 

 

 

 

 

 

 

 

Алгебра логики является алгеброй состояний и позволяет:

а) описывать работу электронного устройства в виде логических функций;

б) от уравнений переходить к электронным схемам;

в) синтезировать оптимальные схемы.

Порядок выполнения операций: НЕ ‑ И – ИЛИ.

Операции деления и вычитания не используются, могут использоваться скобки.

Кроме аксиом алгебры логики, для преобразования функций широко используются формулы де Моргана:

;

.

3.2 Логические интегральные схемы

3.2.1 Основные параметры логических интегральных микросхем

а)     входное U¹_вх и выходное U¹_вых напряжения логической единицы – значение высокого уровня напряжения на входе и выходе микросхемы;

б)  входное U⁰_вх и выходное U⁰_вых напряжение логического нуля – значение низкого уровня напряжения на входе и выходе микросхемы;

в)    входной I¹_вх и выходной I¹_вых токи логической единицы, входной I⁰_вх и выходной I⁰_вых токи логического нуля;

г)   логический перепад сигнала ;

д)    пороговое напряжение U_{пор вх} – напряжение на входе, при котором состояние микросхемы изменяется на противоположное;

е)входное сопротивление логической  ИМС – отношение приращения входного напряжения к приращению входного тока (различают R⁰_вх и R¹_вх), выходное сопротивление – отношение приращения выходного напряжения к приращения выходного тока (различают R⁰_вых и R¹_вых);

ж)статическая помехоустойчивость – максимально допустимое напряжение статической помехи по высокому U¹_пом и низкому U⁰_пом уровням входного напряжения, при котором еще не происходят изменения уровня выходного напряжения микросхемы;

и) средняя потребляемая мощность P_{потр ср} = (P⁰_потр + Р¹_потр)/2 , где P⁰_потр и Р¹_потр – мощности, потребляемые микросхемой в состоянии соответственно логического нуля и единицы на выходе;

к)  коэффициент объединения по входу К_об, показывающий, какое число аналогичных логических ИМС можно подключить к входу данной схемы, и определяющий максимальное число входов логической ИМС;

л)  коэффициент разветвления  по выходу К_разв, показывающий, какое количество аналогичных нагрузочных микросхем можно подключить к выходу данной ИМС, и характеризующий нагрузочную способность логической ИМС.

Цифровые интегральные схемы предназначены для обработки, преобразования и хранения цифровой информации. Они выпускаются сериями. Внутри каждой серии имеются объединенные по функциональному признаку группы устройств: логические элементы, триггеры, регистры, счетчики, дешифраторы, шифраторы, мультиплексоры, демультиплексоры и  т.д. Чем шире функциональный состав серии, тем большими возможностями может обладать цифровое устройство, выполненное на базе микросхем данной серии. Микросхемы, входящие в состав каждой серии, имеют единое конструктивно-технологическое исполнение, одинаковое напряжение питания и одинаковые уровни сигналов логического нуля и логической единицы. Все это делает микросхемы одной серии совместимыми.

Основой каждой серии цифровых микросхем является базовый логический элемент. Как правило, базовые логические элементы выполняют операции И—НЕ, либо ИЛИ—НЕ и по принципу построения делятся на следующие основные типы: элементы резистивно-транзисторной логики (РТЛ), диодно-транзисторной логики (ДТЛ), транзисторно-транзисторной логики (ТТЛ), эмиттерно-связанной логики (ЭСЛ), интегрально-инжекционной логики (ИИЛ), базовые элементы которых выполнены на биполярных транзисторах. Микросхемы на комплементарных МДП-структурах (КМДП) используют пары МДП-транзисторов со структурой металл - диэлектрик – полупроводник с каналами р- и n-типов.

 

3.2.2 Схема ДТЛ – диодно-транзисторной логики.

Основная схема ДТЛ приведена на рисунке 3.9,а. Здесь диоды VD₁, VD₂, VD₃ и резистор R₁ представляют собой конъюнктор (И), элементы VT, R₂, R₃  ‑  инвертор (НЕ), смещающие диоды VD_СМ1, VD_СМ2, осуществляют связь между

логическими элементами И и НЕ и смещают (понижают) потенциал базы VT относительно напряжения U₁. Резистор R₂ служит для подачи смещения Е_СМ на VT и гарантированного удерживания его в запертом состоянии при открытых входных диодах и как дополнительная цепь обратного тока базы при запирании транзистора.

При высоком уровне напряжения на входе U_A = U_B = U_C = U¹ диоды VD₁…VD₃ заперты, повышается потенциал точки U₁, отпираются диоды смещения  VD_СМ1, VD_СМ2, течет ток базы VT, и транзистор входит в насыщение. Напряжение на коллекторе U_F  падает до нуля, т.е. F = 0.

Если хотя бы на одном из входов низкий уровень напряжения  U_A или U_B или U_C равен U⁰, отпирается соответствующий диод, понижается потенциал  U₁, запираются диоды смещения VD_CМ1, VD_СМ2. На базе транзистора  VT низкое напряжение, который запирается. U_ВЫХ = U_F = U¹, т.е. на выходе элемента появляется логическая единица.

Если отбросить часть схемы (см. рисунок 3.9,а), изображенную пунктиром, она превращается в инвертор. На рисунке 3.9,б приведена ее передаточная характеристика U_F = f(U_A),

Если напряжение на входе А равно 0, то диод VD₁ смещен в прямом направлении и напряжение U₁ равно +0,6 В. Эта величина недостаточна для открывания диодов VD_СМ1, VD_СМ2 и перехода база-эмиттер транзистора VТ. Поэтому ток I₁ течет через диод VD₁, источник сигнала U_A и на землю. Транзистор VТ закрыт, при этом U_F = +5 В. Если U_A увеличивается, то U₁ также растет до тех пор, пока не достигнет 1,2 В. В этот момент VD_СМ1, VD_СМ2, VТ открываются и ток I₁ течет через транзистор VТ и переводит его в насыщение. Дальнейшее увеличение напряжение U_A запирает диод VD₁, но не может повлиять на величину U₁ или состояние транзистора  VТ. Из графика видно, что интервалы напряжений, соответствующие логическим состояниям 0 и 1, примерно равны 0 ≤ U⁰ ≤ 1,2 B, 1,5 ≤ U¹ ≤ 5 В.

Практически U⁰ обычно меньше 0,4 В, а U¹ очень близко к 5 В, что обеспечивает хороший шумовой запас по постоянному току.

Если на вход подано напряжение, соответствующее логической 1, то диод VD₁ смещен в обратном направлении и, следовательно, потребляет минимальную мощность с выхода предыдущей схемы. Однако, если на входе поддерживается напряжение логического 0, то ток I₁ должен течь из входной клеммы элемента через насыщенный транзистор на землю. Это соответствует одной единичной нагрузке. Если к одному выходу подсоединено n входов, то насыщенный транзистор должен пропускать ток в  n раз больше, чем I₁. Если n увеличивается, то будет расти и напряжение U_А, что эквивалентно увеличению напряжения выходного транзистора. Этот эффект приведен на рисунке 3.16,б, где передаточная характеристика изображена для случая одной выходной единичной нагрузки и для случая восьми единичных нагрузок (максимально допустимое количество для базового элемента ДТЛ).

Если к схеме, в соответствии с рисунком 3.9,а, добавить диоды VD₂, VD₃, то напряжение U_F будет соответствовать логической 1, если хотя бы один из входов будет в состоянии логического нуля. Логический нуль на выходе можно получить только в том случае, если на всех входах присутствует напряжение логической единицы, т.е. логическая операция, выполняемая данной схемой, имеет вид: , что соответствует операции И-НЕ. Добавлением дополнительных диодов для расширения объема входа число входов в базовом элементе ДТЛ И-НЕ может быть доведено до 20.

Задержка передачи для типичного элемента ДТЛ составляет 30 нс. Это сравнительно большая величина во многих случаях оказывается вполне приемлемой.

3.2.3 Схемы ТТЛ ‑ транзисторно-транзисторной логики.

3.2.3.1 Схема ТТЛ ‑ транзисторно-транзисторной логики с простым инвертором

Схема транзисторно-транзисторной логики (см. рисунок 3.10) – результат развития ДТЛ. Матрица диодов заменяется многоэмит-терным транзистором (МЭТ).

Это интегральный прибор, объединяющий функции диод-ных логических схем и транзисторного усилителя. МЭТ имеет несколько эмиттеров, расположенных так, что прямое взаимодействие между ними исключается.  МЭТ позволяет увеличить быстродействие, снизить потребляемую мощность и усовершенствовать технологию изготовления микросхем. Так как МЭТ был разработан лишь на этапе интегральной схемотехники, то аналогов ТТЛ на дискретных компонентах не было.

ТТЛ относится к потенциальным элементам. При построении схем ЭВМ на их основе они соединяются потенциальными связями, т.е. без конденсаторов  и трансформаторов.

Напряжение логической единицы: U¹ = 2,4 В, напряжение логического нуля: U⁰ < 0,4 В.

Диоды VD₁…VD₃ в схеме рисунка 3.10 заменены эмиттерными переходами МЭТ, а D_СМ1, D_СМ2 – коллекторными переходами МЭТ. Тогда отпадает необходимость в Е_СМ  и R₂.

Базовый элемент ТТЛ так же, как и ДТЛ выполняет логическую операцию И-НЕ. При низком уровне сигнала (логический 0) хотя бы на одном из входов многоэмиттерного транзистора МЭТ последний находится в состоянии насыщения, а VT₁ закрыт. На выходе схемы присутствует высокий уровень напряжения (логическая единица). При высоком уровне сигнала на всех входах МЭТ работает в активном инверсном режиме (эмиттерный переход смещен в обратном направлении, а коллекторный – в прямом), VT₁ находится в состоянии насыщения. На выходе схемы низкий уровень сигнала, т.е. ноль.

Описанный здесь базовый элемент ТТЛ, несмотря на упрощенную технологию изготовления, не нашел широкого применения из-за низкой помехоустойчивости, малого быстродействия при работе на емкостную нагрузку и малой нагрузочной способности.

Низкая нагрузочная способность или малый коэффициент разветвления объясняется следующим образом. Через R₂, при запертом транзисторе VT₁, текут входные токи нагрузочных элементов, и, если их много, увеличивается падение напряжения на коллекторной нагрузке R₂. Уменьшается  напряжение на коллекторе VT₁, т.е. значение верхнего логического уровня, нарушается работа схемы. Поэтому используется ТТЛ со сложным инвертором.

3.2.3.2 Схема ТТЛ со сложным инвертором.

Схема ТТЛ со сложным инвертором (см. рисунок 3.11) состоит из двух частей:

а) конъюнктора И, включающего многоэмиттерный транзистор МЭТ и резистор R₁. Схема И может иметь от 2 до 8 входов (увеличение количества входов расширяет логические возможности ТТЛ);

б) сложного инвертора НЕ, включающего в себя VT₁, VТ₂, VТ₃, VD, R₂, R₃, R₄.

В свою очередь сложный инвертор можно рассматривать, состоящим из фазорасщепля-ющего каскада и выходного усилителя.

Фазорасщепляющий или фазоинверсный каскад (состоит из VT₁, R₂, R₃) служит для управления транзисторами VТ₂ и VТ₃. Транзистор VТ₁ увели-чивает порог переключения, повышает помехоустойчивость ТТЛ.

Выходной усилитель (VТ₂, VТ₃, VD, R₄) представляет собой эмиттерный повторитель.

Транзисторы VТ₁, VТ₃ представляют составной транзистор или пару Дарлингтона. В статических режимах работы схемы VT₃ повторяет состояние VT₁. При запирании VT₁ база транзистора VT₃ через резистор R₃ подключается к корпусу, чем и обеспечивается закрытое состояние VT₃.

Транзистор VТ₂ может работать в насыщении и в отсечке. Его состояние  в статических режимах работы схемы всегда противоположно состоянию VT₃, следовательно, VT₁. При насыщенном транзисторе VT₃ транзистор VT₂ закрыт и наоборот. Транзисторы VТ₂, VТ₃ представляют собой не что иное, как двухтактный усилитель мощности.

Диод VD служит для надежного запирания VТ₂, когда открыт VТ₃. Повышая порог отпирания VT₂, он обеспечивает его закрытое состояние при насыщенном транзисторе VT₃. Действительно:

U_БЭ2 = U_КЭН1 + U_БЭ3 – U_КЭН3 – U_VD ≈ U _БЭ3 - U_VD < U_пор2, так как типичны значения: U_БЭ = 0,7 В; U_КЭ=0,3 В; U_VD = 0,7 В; U_пор = 0,6 В.

U_БЭ2 = U_Б2 ‑ (U_D+U_КЭ3) = U_КЭ1+U_БЭ3 – U_VD ‑ U_КЭ3 = 0,3 + 0,7 ‑ 0,7 ‑ 0,3 = 0.

Если VD отсутствует, U_БЭ2 = U_КЭ1 + U_БЭ3 ‑ U_КЭ3 = 0,7 В, при этом VТ₂ открыт.

U_БЭ2 = U_Б2 ‑ U_Э2 = (U_КЭ1+U_БЭ3н) ‑ (U_КЭ3н+U_D) = 0.

Если VT₁ насыщен, то через базу VT₃ протекает ток:

I_Б3 = I_Э1 – I_R3 = [(E_К ‑ U_КЭН1 – U_БЭ3)/a₂·R₂] – (U_БЭ3/R₃).

Для обеспечения режима насыщения VT₃ при закрытых транзисторе VT₂ и диоде VD необходимо выполнить условие:

I_Б3·В₃ ≥ I_КН = n·I⁰_{ВХ НАГР},

где В – коэффициент передачи тока в режиме большого сигнала;

n – количество нагрузочных ТТЛ-схем, подключенных к выходу рассматриваемой схемы;

I⁰_{ВХ НАГР} – входной ток нагрузочной ТТЛ-схемы.

Отсюда можно определить нагрузочную способность данной схемы, т.е. максимальное число нагрузочных схем, при котором транзистор VT₃ еще работает в режиме насыщения:

n_МАКС = I_Б3·В₃ / I⁰_{ВХ НАГР}.

Резистор R₄ необходим для:

а) защиты VТ₂ и VD в случае короткого замыкания на выходе;

б) ограничения коллекторного тока  VТ₂ при переключении схемы из логического нуля в логическую единицу. После запирания VT₁ транзистор VT₂ откроется раньше, чем закроется насыщенный транзистор VT₃, так как для выхода VT₃ из режима насыщения потребуется некоторое время для рассасывания неосновных носителей в базе. В результате, в течение некоторого промежутка времени, оба транзистора VT₂ и VT₃ открыты, и по цепи, состоящей из элементов Е_к, VT₂, VD и VT₃, протекает ток, потребляемый от источника питания Е_к, и возникает импульс помехи по шине питания. Для ограничения амплитуды помехи ставится резистор R₄, равный примерно нескольким десяткам омов.

Схема ТТЛ работает следующим образом. Если хотя бы на одном из входов низкий уровень напряжения U⁰_ВХ, эмиттерный переход МЭТ отпирается и течет ток: от +Е_К, через R_1, переход база-эмиттер на землю. Коллекторный переход МЭТ смещен в обратном направлении (МЭТ в активном режиме). Ток базы I_Б1 = 0, следовательно, транзистор VT₁ запирается. На коллекторе VT₁ высокий уровень напряжения U_К1 = Е_К. На эмиттере VT₁ напряжение U_Э1 = 0.

Транзистор VТ₂ отпирается током через резистор R₂. Так как U_Б3 = U_Э1 = 0, то транзистор VT₃ заперт и U_ВЫХ= U¹_ВЫХ.

Если же на всех входах ТТЛ высокий уровень U¹, эмиттерные переходы МЭТ запираются, потенциал базы увеличивается, коллекторный переход МЭТ смещается в прямом направлении. МЭТ работает в активно-инверсном режиме.

Транзисторы VТ₁ и VТ₃ открыты и насыщены. Транзистор VТ₂ и диод VD заперты. На выходе ТТЛ низкий уровень U_ВЫХ = U⁰ = 0. Следовательно, ТТЛ выполняет операцию И-НЕ, т.е. является элементом Шеффера.

Быстродействие схем ТТЛ определяется в основном переходными процессами при переключении транзисторов, а также зарядом паразитной суммарной емкости С_Н нагрузочных ТТЛ-схем. В схеме ТТЛ с простым инвертором (см. рисунок 3.17) заряд емкости С_Н происходит с большой постоянной времени через коллекторный резистор R₂, что ухудшает быстродействие схемы.

В схеме ТТЛ со сложным инвертором постоянная заряда нагрузочной емкости существенно уменьшается, так как емкость С_Н заряжается через выходное сопротивление транзистора VT₃ (R_{вых 3} << R₂), в схеме эмиттерного повторителя. За счет этого повышается быстродействие.

 

3.2.3.3 Разновидности схем ТТЛ.

 Также широко используются на практике разновидности схем ТТЛ:

а) схема ТТЛ с тремя состояниями выхода.

Схемы базовых ТТЛ нельзя объединять по выходам из-за потребления большого тока от источника питания, а также из-за неопределенности логического уровня выходного сигнала.

Но иногда (например, при разработке двунаправленных информационных шин) необходимо объединять выходы. Для этого служат ТТЛ с третьим (высокоимпедансным) состоянием выхода.

В базовую схему ТТЛ (см. рисунок 3.11) дополнительно включены резистор R₅ и транзистор VТ₄ (см. рисунок 3.12). При подаче на вход Z низкого уровня напряжения U_Z = U⁰_ВХ, VТ₄ заперт и не влияет на работу ТТЛ. На выходе схемы в зависимости от входных сигналов будет 1 или 0.

При подаче на вход VТ₄ высокого уровня U_Z = U¹_ВХ  транзистор VТ₄ входит в насыщение. U_К4 = 0. Это обеспечивает запирание VТ₂ и VТ₃. ТТЛ полностью отключается от нагрузки, т.е. не потребляет и не отдает ток. Это состояние не зависит от входных сигналов U_А и U_В. Эти схемы можно объединять по выходам на одну общую нагрузку, и в любой момент времени нагрузка должна обслуживаться любым элемен-том, и остальные элементы должны находиться в третьем состоянии;

б) схема ТТЛ с транзисторами Шоттки.

Повысить быстродействие ТТЛ-схем можно, применив в схеме базового элемента вместо обычных транзисторов транзисторы Шоттки, работающие в активном режиме. Тем самым сокращается время переключения транзисторов схемы за счет исключения времени рассасывания носителей заряда в базе транзистора при их запирании. Логические микросхемы ТТЛ, выполненные на базе транзисторов Шоттки, называются микросхемами ТТЛШ;

в) схема ТТЛ с открытым коллектором.

Схема ТТЛ с открытым коллектором предназначена для согласования логических схем с внешними исполнительными и индика-торными устройствами, например, светодиодными индикаторами, лампочками накаливания, обмотками реле и т.д. Ее отличие от ранее рассмотренной заключается в выполнении выходного усилителя мощ-ности по однотактной схеме без собственного нагрузочного резистора.

    Принципиальная электрическая схема такого элемента приведена на рисунке 3.13. В данном элементе также отсутствует цепь нелинейной коррекции. Это связано с тем, что элемент ставится на выходе логического устройства и к нему в меньшей степени предъявляются требования кванто-вания сигнала. Обычно выходной транзистор VT₂ схемы выполняется с большими допустимыми значениями коллекторного тока и напряжением, чем обычный элемент.

Для защиты МЭТ от опасных отрицательных входных перепадов напряжения в ТТЛ между эмиттерами и землей включаются дополнительные диоды (на рисунке 3.13 VD₁ и VD₂).

3.2.4 Схемы ЭСЛ ‑ эмиттерно-связанной логики.

3.2.4.1 Особенности схем ЭСЛ.

Цифровые микросхемы эмиттерно-связанной логики имеют более высокое быстродействие, чем схемы ТТЛ (даже ценой большей рассеиваемой мощности), достигшее в настоящее время субнаносекундного диапазона, так как:

а) исключается насыщение транзисторов (время рассасывания избыточных носителей заряда t _рас = 0);

б) в схеме применяются эмиттерные повторители (ЭП), ускоряющие процесс заряда емкости нагрузки, так как выходное сопротивление эмиттерного повторителя R_вых мало, ток выходной большой;

в) меньше логический перепад .

Наличие парафазного выхода дает возможность снимать прямые и инверсные значения, что позволяет уменьшить число используемых микросхем.

В отличие от простых схем ТТЛ, можно объединять выходы нескольких элементов ЭСЛ для расширения логических возможностей.

3.2.4.2 Переключатель тока.

Особенность ЭСЛ заключается в том, что схема логического элемента строится на основе интегрального дифференциального усилителя (ДУ) в ключевом режиме (токовый ключ), выполненный на двух транзисторах (см. рисунок 3.14), которые могут переключать ток и при этом никогда не входят в режим насыщения. Дифференциальным усилителем называют усилитель, предназначенный для усиления разности двух входных сигналов. При этом полученное выходное напряжение не должно зависеть от абсолютного значения входных сигналов, а также от температуры окружающей среды и других факторов

,

где К_у — коэффициент усиления усилителя.

На базу одного из транзисторов, например, VT_оп, подано некоторое постоянное опорное напряжение U_оп. . Изменение напряжения, подаваемого на вход U_ВХ ниже или выше U_оп, приводит к перераспределению постоянного тока эмиттера I_э, заданного токостабили-зирующим резистором R_э, между транзисторами VT₁ и VT_оп.

При этом транзисторы не входят в режим насыщения, и, следовательно, в ключе принципиально отсутствует интервал времени рассасывания их неосновных носителей.

Существенный недостаток данной схемы — выходное сопротивление выходов велико, что не позволяет обеспечить высокое быстро-действие схемы. Для снижения выходного сопротивления к коллекторным выходам подключают эмиттерные повторители. Для получения нескольких логических входов используют один пороговый транзистор и несколько параллельно включенных входных транзисторов.

3.2.4.3 Принцип действия базовой схемы ЭСЛ.

Функционально схема ЭСЛ состоит из трех узлов (см. рисунок 3.15):

а) токового переключателя на транзисторах VT₁ ¸ VT₄ и резисторах         R₁¸R₃. Содержит две ветви: входную ‑ на транзисторах VТ₁ ¸ VТ₃ (максимально может быть до 9 входов) и резисторе R₁ и опорную на VТ₄ и резисторе R₂. Транзисторы работают в ключевом режиме, а именно: открыт – активный режим, не входит в насыщенный, и заперт. Ветви имеют общее сопротивление R₃. Источник питания E_n и резистор R₃ образуют генератор тока, причем  R₃ >> R₁, R₂. Это дает постоянство эмиттерного тока;

б) источника опорного напряжения, включающего параметрический стабилизатор на элементах R₅, VD₁, VD₂, R₆ и эмиттерный повторитель на VT₅  и R ₄. VD₁, VD₂ – обеспечивают температурную компенсацию U_оп;

в) выходных эмиттерных повторителей на транзисторах VT₆ и VT₇. Цепь нагрузок транзисторов VT₆ и VT₇ вынесена из ИС ЭСЛ, что способствует снижению рассеиваемой в ней мощности и расширению функциональных возможностей. Эмиттерные повторители на VT₆ и VT₇ также являются сдвигателями уровней, повторяют U_вх, но сдвигают его на 0,7 В для обеспечения входа и выхода низкого  и высокого  уровней.

 

 

Таким образом, эмиттерные повторители на VT₆ и VT₇ обеспечивают:

1)      формирование выходных сигналов;

2)      развязку между переключателями  тока и нагрузкой;

3)      высокую нагрузочную способность;

4)      быстрый перезаряд емкости нагрузки  за счет малого выходного сопротивления.

В схеме общей шиной является шина +Е_п, в результате чего потенциалы точек схемы отрицательны относительно общей шины. Однако в схеме ЭСЛ так же, как и в схемах ТТЛ, реализован принцип положительной логики, при которой большему выходному напряжению соответствует сигнал логической единицы, а меньшему – сигнал логического нуля.

Быстродействие токового переключателя высокое, так как транзисторы не входят в насыщение и, кроме того, мал логический перепад напряжений между значениями логического нуля и логической единицы. Это обеспечивается выбором малых значений сопротивлений резисторов R₁ и R₂ схемы, что крайне полезно с точки зрения уменьшения постоянной времени перезаряда выходной емкости транзистора.

Нетрудно заметить, что рассмотренная схема реализует по выходу y₁ операцию ИЛИ-НЕ, а по выходу у₂ – операцию ИЛИ:

;  .

Резисторы R_Б, включенные между базами транзисторов VТ₁ ¸ VТ₃ и – E_n, обеспечивают запертое состояние этих транзисторов при отсутствии входного сигнала. Это позволяет не беспокоиться о подключении неиспользуемых входов ИС к выводам источника питания.

Условное обозначение ЭСЛ имеет вид

 

3.2.5 Логические элементы на полевых транзисторах.

3.2.5.1 Логические элементы на МДП.

Рассмотрим логические элементы НЕ, ИЛИ-НЕ, И-НЕ.

 а) схема инвертора на МДП приведена на рисунке 3.16.

 Транзистор VT₁ работает в ключевом режиме, VT₂ – всегда в активном. VT₂ является нелинейной нагрузкой.

При запертом VT₁ транзистор VT₂ ‑ в активном режиме, ближе к насыщению, при насыщенном VT₁ транзистор VT₂ – в активном, ближе к отсечке.

При подаче на вход х низкого уровня напряжения VT₁ запирается, VT₂ близок к насыщению, на выходе ключа высокий уровень напряжения. При подаче на вход х высокого уровня напряжения VT₁ отпирается, VT₂ близок к отсечке, на выходе ключа низкий уровень напряжения. Выполняется операция ;

б) в двухвходовой схеме ИЛИ-НЕ (см. рисунок 3.17) входные транзисторы VT₁ и VT₂ соединены параллельно. Если хотя бы на один из входов подан высокий уровень напряжения, соответствующий транзистор отпирается, и на выходе схемы будет низкий уровень. И только при подаче на все входы схемы низкого уровня транзисторы VT₁ и VT₂ запрутся, и на выходе появится высокий уровень. Выполняется операция ;

в) в двухвходовой схеме И-НЕ (см. рисунок 3.18) входные транзисторы VT₁ и VT₂ соединены последовательно. Если хотя бы на один из входов подан низкий уровень напряжения, соответствующий транзистор запирается, ток через входные транзисторы не течет, и на выходе схемы будет высокий уровень. И только при подаче на все входы схемы высокого уровня транзисторы VT₁ и VT₂ откроются, течет ток, и на выходе будет низкий уровень. Выполняется операция .

 

3.2.5.2 Логические элементы на КМДП.

Основу микросхем КМДП составляет ключевой каскад на двух соединенных стоками МДП-транзисторах VT₁ и VT₂ (см. рисунок 3.19) с
 различными типами проводимости. Транзистор VT₁ имеет канал с проводимостью n-типа; VT₂ – канал с проводимостью р-типа. На соединенные вместе затворы подается входной сигнал x. Для КМДП принято, чтобы единица отображалась высоким уровнем, а ноль –  низким.

Напряжение питания Е положительной полярности может составлять от 3 до 15 В. Напряжение низкого уровня для микросхем КМДП равно 0,001 В, а напряжение высокого уровня практически равно напряжению питания.

При подаче на вход напряжения высокого уровня транзистор VT₁ открывается, а транзистор VT₂ закрывается. На выходе устанавливается напряжение низкого уровня. При подаче на вход напряжения низкого уровня транзистор VT₁ закрыт, а транзистор VT₂ открыт. Напряжение источника питания через открытый транзистор VT₂ подается на выход каскада — это напряжение высокого уровня. Таким образом, данный ключевой каскад реализует логическую функцию НЕ.

Следует отметить одну важную особенность КМДП-ключа и интегральных микросхем на его основе — в статическом режиме потребляемая от источника питания мощность меньше на несколько порядков по сравнению с мощностью самых маломощных логических элементов ТТЛ и ТТЛШ. Это объясняется тем, что в статическом режиме один из транзисторов закрыт и, следовательно, ток через ключ не проходит.

Схема логического элемента ИЛИ-НЕ на основе КМДП-ключа приведена на рисунке 3.20. Если на оба входа поданы сигналы низкого уровня, то транзисторы VT₃ и VT₄ будут открыты, так как имеют канал с проводимостью р-типа, а транзисторы VT₁ и VT₂ — закрыты, так как имеют канал с проводимостью n-типа. Таким образом, на выходе установится напряжение высокого уровня (логическая единица). При подаче напряжения высокого уровня хотя бы на один из входов соответствующий транзистор VT₃ или VT₄ закроется, т.е. ток через них не течет, а транзистор VT₁ или VT₂ соответственно откроется. На выходе установится напряжение низкого уровня (логический ноль). Видно, что данная схема реализует логическую функцию ИЛИ—НЕ.

Устройство базового элемента И—НЕ как бы обратно устройству элемента ИЛИ—НЕ: параллельно соединены транзисторы с каналами р-типа, а последовательно — с каналами п-типа (см. рисунок 3.21). Работа данной схемы абсолютно идентична работе элемента ИЛИ—НЕ с тем исключением, что напряжение низкого уровня на выходе устанавливается только при одновременной подаче на оба входа элемента напряжения высокого уровня, а во всех остальных случаях на выходе будет присутствовать напряжение высокого уровня. Действительно, при одновременной подаче на входы x₁ и x₂ напряжения высокого уровня транзисторы VT₁ и VT₂ открываются, а транзисторы VT₃ и VT₄ закрываются. На выходе устанавливается напряжение низкого уровня (логический ноль). При подаче хотя бы на один из входов напряжения низкого уровня один из параллельно включенных транзисторов VT₃ или VT₄ открывается, а соответст­вующий ему комплементарный транзистор (VT₁ или VT₂) закрывается. На выход в этом случае через соответствующий открытый транзистор передается напряжение источника питания. На выходе устанавливается напряжение высокого уровня (логическая единица).

3.3 Комбинационные логические схемы

 3.3.1  Синтез комбинационной логической схемы.

Для решения данной задачи необходимо:

а)   по заданной таблице истинности написать логическое выражение в дизъюнктивной нормальной форме (ДНФ);

б)  произвести минимизацию логического выражения, используя карты Карно;

в)   привести выражение к одному из  базисов;

г)    составить электрическую схему на логических элементах;

д)   построить временные диаграммы сигналов на входах и на выходе схемы.

Например, произвести синтез схемы, заданной таблицей истинности 3.1:

а) по заданной таблице истинности логическое выражение в ДНФ  имеет вид:

;

б) минимизацию осуществить с помощью карт Карно (см. рисунок 3.22).

Заполнить единицами клетки, соответствующие минтермам. Определить контура с соседними клетками.

 

    Т а б л и ц а 3.1

X1	X2	X3	Y
0	0	0	1
0	0	1	0
0	1	0	1
0	1	1	1
1	0	0	1
1	0	1	0
1	1	0	0
1	1	1	1

 

Правила определения контуров следующие:

1) число клеток в контуре должно быть равно 2ⁿ;

2) контура должны быть прямоугольные;

3) в контур могут входить только соседние клетки, т.е. клетки отличающиеся друг от друга только на одну переменную;

4) все клетки в контуре должны быть с 1;

 

5) площадь контура должна быть максимальной;

6) число контуров должно быть минимальным;

7) контура могут пересекаться, т.е. 1 может принадлежать одновременно разным контурам.

Затем осуществить склеивание соседних клеток. Считать минимизированную функцию. Она имеет вид:

                  .                                                       (3.1)

Как видно из (3.1), каждый минтерм состоит теперь из двух сомножителей.

Преобразуем (3.1) по теореме де Моргана к базису И-НЕ

                                      ^(3.2)

 

Принципиальная схема, построенная по (3.2), представлена на рисунке 3.23.

 

 

 

 

 

 

 

 

 

 

 

 

Временные диаграммы сигналов для схемы рисунка 3.23 приведены на рисунке 3.24.

 

 

Рисунок 3.24

3.3.2 Дешифратор.

3.3.2.1 Общие сведения.

Дешифратор – это многовыходная комбинационная логическая схема (КЛС), в которой каждой комбинации переменных на входе соответствует единичный сигнал только на одном из выходов.

Двоичные дешифраторы преобразуют двоичный код в код «1 из k».

В ЭВМ используется дешифратор для дешифрации номера такта, адреса запоминающей ячейки, для коммутации каналов.

Имеет n входов и k выходов.

Входы дешифратора обозначаются двоичными весами разряда 1,2,4,8…, выходы – номерами наборов, вызывающих их возбуждение – . На рисунке 3.25 приведено условное обозначение трехразрядного двоичного дешифратора.  В дешифраторе иногда выполняется операция стробирования, разрешающая выработку выходных сигналов  с определенным интервалом времени. Например, введением дополнительных входов (на рисунке 3.25 вход С)  параллельно информационным входам в каждом логическом элементе (ЛЭ) дешифратора или блокированием всех ЛЭ через одну из входных цепей.

Дешифратор называется полным, если k =2ⁿ , т.е. реализует все минтермы ( для каждой комбинации на входе есть выходная шина).

Неполный дешифратор – k<2ⁿ , если часть входных наборов не используются.

В общем случае схема дешифратора  может быть описана системой собственных функций:

 

где  - двоичные переменные на входе.

Дешифратор можно строить на  различных элементных базисах.

Например, на «И» на вход подается прямой и инверсный входные сигналы.

Используются три основных способа построения дешифраторов:

а) линейный или матричный;

б) пирамидальный – или древовидный;

в) прямоугольный или ступенчатый.

3.3.2.2 Синтез матричного дешифратора.

Матричный дешифратор – это простое объединение k раздельно реализованных [n,1] полюсников, выходная функция которых равна какому-либо минтерму.

Допустим необходимо синтезировать дешифратор n=3 (трехразрядный), имеющего k =2³ =8 выходов.

В таблице 3.2 приведена таблица истинности:

 

Т а б л и ц а 3.2

 

Собственные функции имеют вид:

F₀ = ;       F₄ = ;

F₁ = ;       F₅ = ;

F₂ = ;       F₆ = ;

F₃ = ;        F₇ = .

Реализация дешифратора на логических элементах И представлена на рисунке 3.36.

Дешифрация осуществляется только при подаче сигнала строба С.

Достоинства:

          − простота построения;

          − высокое быстродействие.

Матричные дешифраторы целесообразно применять при использовании ИС от 4 до 8 разрядов.

 

 

3.3.2.3 Схема наращивания разрядности дешифратора

На малоразрядных дешифраторах можно строить дешифратор большей разрядности, что экономит аппаратурные затраты. По пирамидальной структуре входной код делится на группы с разрядностью, равной числу входов малоразрядных дешифраторов.

Например, дешифратор для 6-разрядного слова на трехразрядных стробируемых дешифраторах состоит из 9 одинаковых ИМС (см. рисунок 3.27).

Общее стробирование  осуществляется по входному сигналу С первого ДС-1.

         При С=0 на всех выходах ДС-1 будут «0» и поэтому «0» на всех выходах дешифратора 2-го яруса.

         На входы ДС-1 подаются три старших разряда входного кода,  на ДС-2…9 младшие разряды.

При С=1 на соответствующем выходе ДС-1  появляется «1» и отпирает соответствует дешифратор – 2-го яруса по его входному «С». Этот дешифратор 2-го яруса  расшифровывает 3 младших разряда.

         Например, входное число 111010 – 58 в двоичном коде. Разбиваем это число на две группы с тремя разрядами 111 и 010. На выходе ДС-1 по коду 111 имеем «1» на 7-ом выходе, она отпирает ДС-9. На его входе 010, т.е. «1» на 2-ом выходе, что соответствует 58.

3.3.3 Шифратор.

         Шифратор (СД)  выполняет функцию, обратную функции дешифратора.

Двоичный шифратор – КЛС, преобразует код «1 из N» в двоичный. При наличии «1» на одном из входов, появляется n-элементная комбинация на выходе, соответствующая номеру возбужденного входа.

         Шифратор применяется для ввода данных с клавиатуры, для преобразования в двоичный код номера нажатой кнопки и т.д. Полный двоичный шифратор имеет N_вх =2ⁿ – входов, где n- число выходов, неполный N_вх<2ⁿ.

Например, построим неполный шифратор «10-4». В таблице 3.3 приведена таблица истинности работы шифратора.

 

Т а б л и ц а 3.3

№вх.	Выходы
Fi	x4	x3	x2	x1
F0	0	0	0	0
F1	0	0	0	1
F2	0	0	1	0
F3	0	0	1	1
F4	0	1	0	0
F5	0	1	0	1
F6	0	1	1	0
F7	0	1	1	1
F8	1	0	0	0
F9	1	0	0	1

 

По таблице 3.3 составим собственные функции:

x₁=F₁+F₃+F₅+F₇+F₉;

x₂=F₂+F₃+F₆+F₇;

x₃=F₄+F₅+F₆+F₇;

x₄=F₈+F₉.

На элементах «ИЛИ»схема приведена на рисунке 3.28.

Собственные функции на И-НЕ (преобразованные по теореме Де Моргана) имеют вид:

x₁=;         ;

;           .

Схема на элементах И-НЕ представлена на рисунке 3.29.

 

 

 

 

 

 

 

 

 

 

Условное обозначение шифратора приведено на рисунке 3.30.

 

 

 

 

 

 

3.3.4 Мультиплексор.

         Мультиплексор – многовходовая КЛС с одним выходом, подключает единственную общую выходную шину к одному из входов в зависимости от управляющего сигнала, заданного двоичным кодом (см. рисунок 3.31).

 

 

 

Мультиплексор применяется для преобразования параллельного кода в последовательный, сравнения кодов и т.д.

В сериях микросхем используются мультиплексоры:

а) 4 в 1 (n=4  k=2 );

б) 8 в 1 (n=8  k=3);

в) 16 в 1 (n=16 k=4).

        

Построим мультиплексор 4 в 1.

Для n=4, k=2  (n=2^k) собственная функция имеет вид:

.

Таблица истинности представлена в таблице 3.4:

 

Т а б л и ц а 3.4

V2	V1	F
0	0	x1
0	1	x2
1	0	x3
1	1	x4

Схема мультиплексора на И-ИЛИ приведена на рисунке 3.32. На рисунке 3.33 приведено условное обозначение мультиплексора.

 

 

 

 

 

 

 

 

 

 

 

 

 

3.5 Демультиплексор.

Демультиплексор выполняет функцию, обратную функции мультиплексора, т.е. это КЛС, имеющая один информационный вход F, k управляющих входов V_k...V₁ и n информацонных выходов (х₁…х_n). Обычно n=2^k.

Демультиплексор используется для распределения данных одного канала между несколькими приемниками.

Например, построим демультиплексор для n = 4;  k = 2.

Таблица истинности для демультиплексора (n=4; k=2) приведена в таблице 3.5.

 

Т а б л и ц а 3.5

V2	V1	x1	x2	x3	x4
0	0	F	0	0	0
0	1	0	F	0	0
1	0	0	0	F	0
1	1	0	0	0	F

 

Логические уравнения имеют вид:

  

Схема демультиплексора «из 1 в 4» приведена на рисунке 3.34.

На рисунке 3.35 приведено условное обозначение демультиплексора.

 

               

 

 

 

 

 

3.4 Последовательностные логические схемы

 

3.4.1 Триггеры.

3.4.1.1 Структурная схема триггера.

Самое простое последовательностное устройство – триггер имеет 2 устойчивых состояния равновесия – «1» и «0». Без внешних воздействий он сколь угодно долго находится в устойчивом состоянии, то есть это запоминающий элемент для временного хранения информации. Имеет два выхода: прямой Q и инверсный . Состояние триггера определяется значением потенциала на прямом выходе.

При Q = 1 единичное состояние, = 0.

При Q = 0 нулевое состояние, = 1.

Обобщенная структурная схема приведена на рисунке 3.36, где

S, R – установочные входы;

X₁,…,X_n – информационные входы;

C₁,…,C_m – входы синхронизации;

V₁,…,V_k – управляющие входы (разрешения);

S*, R* – установочные входы запоминающей ячейки (ЗЯ).

Схема имеет обратную связь с выходов Q и  и с выходов схемы управления (СУ) на входы СУ.

3.4.1.2 Классификация триггеров.

а) В зависимости от логической структуры или по функциональному признаку различают (см. рисунок 3.37):

1) RS-триггер  с раздельной установкой 0 и 1(set – установка 1, reset – установка 0). Наборы 11 запрещены.

2) D-триггер – с приемом информации по 1 входу. Его состояние повторяет входной сигнал с задержкой, определяемой тактовым сигналом (delay – задержка).

 

3) Т-триггер – со счетным входом, переброс триггера в противоположное состояние происходит  с каждым очередным сигналом (toggle – защелка).

4) DV-, TV-триггеры имеют дополнительный вход V (valve – клапан, вентиль). При V = 1, DV-триггер работает как D, ТV-триггер как T-триггер и при V = 0 состояние триггера сохраняется.

5) JK-триггер – универсальный триггер с раздельной установкой «0» и «1». Наборы 11 не запрещены. При 11 работает как Т-триггер относительно тактового входа. При раздельном использовании J – установка «1», K – сброс «1» или установка «0».

6) Комбинированный триггер совмещает несколько режимов (RS-T, JK-RS, D-RS и др.).

7) Триггер со сложной логикой, например, JK-триггер с группой входов J и K, соединённых операцией &: J = J₁J₂…J_n, K = K₁K₂…K_n. Здесь n – число входов в каждой группе;

 

 Рисунок 3.37

 

б) классификация триггеров по способу записи информации приведена на рисунке 3.38.

 

Рисунок 3.38

 

По способу записи информации триггеры делятся на асинхронные и тактируемые. Состояние асинхронного триггера меняется непосредственно при подаче сигналов на вход. При этом возникают два отрицательных следствия:

а) не используется информация о предшествующем состоянии;

б) при работе триггера в сложных устройствах может появиться эффект «гонок» или «состязания сигналов» из-за разного быстродействия ЛЭ (более быстродействующие срабатывают быстрей).

Синхронное, то есть одновременное переключение элементов увеличивает надежность его работы.

Тактируемые (синхронизируемые) триггеры имеют дополнительный тактирующий вход С (Clock). Сигнал С разрешает схеме управления запись информации в триггер, но состояние триггера меняется в момент окончания тактового импульса (переход синхросигнала от «1» к «0»).

Тактируемые триггеры делятся:

а) по количеству тактовых входов – на однотактные и  многотактные;

б) по способу синхронизации  на:

1) синхронные со статическим управлением записью (т. е. уровнем). При одном уровне триггер работает в определенном режиме, при другом – переходит в иной режим;

2) синхронные с  динамическим управлением записью (во время нарастания – прямой динамический вход, или спада импульса – инверсный динамический вход) или управляемый фронтами.

Триггеры со статическим управлением записью делятся по количеству ступеней на одноступенчатые и двухступенчатые – MS-триггеры.

3.4.1.3 Асинхронный RS-триггер.

а) Таблица переходов.

Простейший RS-триггер с двумя устойчивыми состояниями работает в соответствии с таблицей переходов (см. таблицу 3.6).

 

Т а б л и ц а 3.6                                        

N	Rn	Sn	Qn	Qn+1
0	0	0	0	0
1	0	0	1	1
2	0	1	0	1
3	0	1	1	1
4	1	0	0	0
5	1	0	1	0
6	1	1	0	Х
7	1	1	1	Х

Q_n – состояние триггера в момент t_n (до прихода управляющих сигналов R_n и S_n ;

Q_n+1 – состояние, в которое триггер переходит в момент t_n+1.

Из строчек 0,1 таблицы 3.6 следует, что при S_n=0, R_n=0,  Q_n+1= Q_n, то есть состояние  триггера сохраняется.

Из строчек 2,3 следует, что при S_n=1 R_n=0 независимо от Q_n – предшествующего состояния новое - Q_n+1=1.

Из строчек 4,5 следует при R_n=1 (сброс) и S_n=0 независимо от Q_n  –предшествующего состояния новое - Q_n+1=0.

Из строчек 6,7  следует, что R_n=1, S_n=1 является запрещенным набором, т.к нельзя одновременно S=1 установить “1”, R=1 установить “0”. Состояние Q_n+1 является неопределенным (на выходе может быть или «0» или «1».

б) Переключательная функция.

Запишем характеристическое уравнение Q_n+1=f(R_n, S_n, Q_n) по таблице 3.6, представив его в дизъюнктивной нормальной форме:

,

R_nS_n=X – запрещенная комбинация

Карта Карно для минтернов (константы 1) представлена на рисунке 3.49. Доопределим неопределенное значение наборов единицами. Тогда – образуются два контура и характеристическое уравнение имеет вид:

                            .                                                             (3.3)

Карта Карно для макстермов (константы 0) приведена на рисунке 3.50. Неопределенность ХХ доопределим нулями. Характеристическое уравнение имеет вид (3.4):

                                     .                                                        (3.4)

 

 

Представим триггеры в одноэлементном базисе в ИЛИ-НЕ и И-НЕ:

из (3.3) следует ;                                                  (3.5)

из (3.4)                ;                                          (3.6)

из (3.3)                ;                                               (3.7)

из (3.4)                 .                                            (3.8)

 

в) Реализация триггеров.

Асинхронные триггеры с прямыми входами, описанные в (3.5) и (3.6), реализуются в базисе ИЛИ-НЕ. Логическая структура представлена на рисунке 3.41, условное обозначение - на рисунке 3.42.                

 

 

 

 

 

 

            

               Рисунок 3.41                                       Рисунок 3.42

 

В таблице 3.7 приведена минимизированная таблица переходов.  S=1, R=1 – запрещенные наборы. Имеет два входа S – установка 1, R – установка 0.

Асинхронные триггеры с инверсными входами, описанные в (3.7) и (3.8), реализуются в базисе И-НЕ. Логическая структура   представлена на рисунке 3.43, условное обозначение - на рисунке 3.44.

 

  Т а б л и ц а 3.7

Rn	Sn	Qn+1
0	0	Qn
0	1	1
1	0	0
1	1	X

 

 

 

 

    

 

 

 

 

 

 

 

 

 

                                   Рисунок 3.43                   Рисунок 3.44

 

В таблице 3.8 приведена минимизированная таблица переходов.  – запрещенные наборы.

 

Т а б л и ц а 3.8

		Qn+1
1	1	Qn
0	1	0
1	0	1
0	0	X

 

 

 

 

г) Триггер -  как запоминающая ячейка.

RS-триггер сохраняет одно из устойчивых состояний независимо от многократного изменения информационного сигнала на одном входе при нулевом значении информационного сигнала на другом входе.

Из таблицы 2.8  строчек 0,1 следует, что при R=S=0; Q_n+1=Q_n, состояние триггера сохраняется;

Из строчек 2, 3 следует, что при R=0; S=1; Q_n+1=1 при любом предшествующем состоянии триггера;

Из строчек  4, 5 следует, что при R=1 S=0; Q_n+1=0 при любом предшествующем состоянии триггера;

Это свойство блокировки делает асинхронный триггер запоминающей ячейкой.

д) Граф асинхронного RS-триггера.

Закон работы асинхронного RS-триггера можно изобразить в виде графа.

 

 

 

 

 

Рисунок 3.45 

Вершины графа изображены кружками - внутреннее состояние триггера, дуги – направленные ребра – изображаются линиями, начинающиеся у какой-либо вершины и заканчивающиеся у той же (петли) или у другой вершины. Дуги и петли характеризуют переходы под воздействием входных сигналов. Отсутствуют 11 – запрещенные наборы. Например, требуется определить комбинации входных сигналов, при которых триггер из 1 переключается в 1. Рядом с петлей 00, 01. Это значит R=0 S=0 или 1.

 

3.4.1.4 Тактируемый RS-триггер

На рисунке 3.46 приведена схема тактируемого RS-триггера на логических элементах И-НЕ. На каждом входе запоминающей ячейки есть дополнительная схема совпадения (И-НЕ). Первые входы их объединены, на них подаются синхроимпульсы, на вторые входы – информационные сигналы. При С=0 – состояние триггера не меняется. На рисунке 3.47 и таблице 3.9 приведены условное обозначение триггера и минимизированная таблица переходов соответственно.

 

Т а б л и ц а 3.9

Сn	Sn	Rn	Qn+1
0	0	0	Qn
1	0	0	Qn
1	0	1	0
1	1	0	1
1	1	1	Х

 

 

 

 

 

                 Рисунок 3.46                       Рисунок 3.47

 

Характеристические уравнения имеют вид:  ; CRS≠1.

При С=1 и S=1 Q=1; при R=1 Q=0.

Схема  RS-триггера на элементах И-ИЛИ-НЕ приведена на рисунке 3.48.

Здесь - входы асинхронной установки триггера нулевыми сигналами, при любых информационных.

- поданы прямо в цепь памяти.

 

Рисунок 3.48

 3.4.1.5 JK-триггер (универсальный).

Тактируемый JK-триггер имеет 3 входа: J, K, С. Но одноступенчатый триггер работает ненадежно, т.к.  запоминающая ячейка играет двойственную роль:

- служит источником информации – с него на схему управления поступает сигнал старого состояния;

- служит приемником – переключается в новое состояние и стирается старое. Одновременное выполнение обеих операций невозможно. Поэтому строятся двухступенчатые триггеры либо триггеры с динамическим управлением.

 

3.4.1.6 D-триггер. 

Имеет 1 вход, 2 выхода, осуществляет задержку сигнала. Переключательная функция , информация на выходе равна информации на входе на предыдущем такте.

Но обычно строятся тактируемые триггеры. Момент принятия информации определяется тактовым сигналом С.

Для правильной работы D-триггера должен быть интервал времени после прихода информации на вход D перед приходом синхросигнала С. Характеристическое уравнение имеет вид: .

Тактируемый D-триггер имеет 2 входа: D – информационный, С – тактируемый (см. рисунок 3.49).

                Рисунок 3.49                                   Рисунок 3.50

Здесь ЛЭ1, ЛЭ2 – схема управления, ЛЭ3, ЛЭ4 – запоминающая ячейка.

На рисунках 3.50,а) и 3.50, б) – условное обозначение D и DV-триггеров, пунктиром показан дополнительный разрешающий вход V.

При С=1 записывается в триггер то, что было подано на вход D до подачи синхросигнала С. В DV –триггере  при V=1 триггер работает как D, при V=0 – сохраняется информация.

3.4.1.7 Т-триггер.

 

Таблица 3.10

Tn	Qn	Qn+1
0	0	0
0	1	1
1	0	1
1	1	0

 

 

 

  

Имеет 1 информационный вход Т и переключается, когда на вход триггера поступает сигнал. Логика работы триггера приведена в таблице 3.10.

Из характеристического уравнения   видно, что триггер производит сложение по модулю 2 (см. рисунок 3.51,а и таблицу 3.10).

Частота на выходе в 2 раза меньше, чем на входе. Поэтому можно использовать триггер как делитель частоты на два и для построения счетчиков.

 

                                    а)                                  б)

Рисунок 3.51 

Т-триггер можно получить из D-триггера подачей  на вход D, обратно нельзя, поэтому промышленность выпускает  D-триггеры, а не  Т-триггеры.  Т-триггеры строятся на D, RS и JK-триггерах (см. рисунок 3.52).

 

Рисунок 3.52

 

3.4.1.8 Двухступенчатый триггер.

Для надежной и четкой работы в многоразрядных устройствах используется двухступенчатый  MS-триггер. Он состоит из 2-х частей: М-master –основной, S-slave – помощник – вспомогательный. Одновременный прием информации на эти ступени запрещен. Устранено противоречие между процессами: сохранения старой и записи   новой. Сначала формируется новая информация в первой ступени при сохранении старой во второй. Затем данные переносятся из 1-ой во 2-ую ступень. Первая ступень определяет название триггера. Для построения MS-триггера используются два синхронных триггера  и инвертор.

Например, на рисунке 3.53,а представлен двухступенчатый RS-триггер на логических элементах, на рисунке 3.53,б – на одноступенчатых триггерах.

Триггер находится в нулевом состоянии Q=0.На вход поданы С=1; S=1; R=0. Первая ступень триггера переключается в «1». На выходе ЛЭ3 «1», на выходе ЛЭ4 «0». Одновременно инвертор переключает синхросигнал в «0» на входе ЛЭ5 и ЛЭ6 и на входы ЛЭ7 и ЛЭ8 поступает «1», которая не меняет состояния ЛЭ7 и ЛЭ8.

При изменении синхросигнала  в ноль С=0 на выходах ЛЭ1 и ЛЭ2 присутствует «1» и ЛЭ3 и ЛЭ4 сохраняет свое состояние, а сигналы с ЛЭ3 и ЛЭ4 переписываются в ЛЭ5 и ЛЭ6, т.е. информация из первой ступени триггера переписывается во вторую.

В условном обозначении имеется двойное ТТ (см. рисунок 3.53,в).

 

 

 

 

 

 

 

Из RS-триггера  добавлением обратной связи с выхода ЛЭ8 на вход ЛЭ1  и с выхода ЛЭ7 на вход ЛЭ2  можно получить двухступенчатый JK-триггер (см. рисунок 3.54).

 

Характеристическое уравнение имеет вид . Таблица переходов приведена в таблице 3.11, условное обозначение на рисунке 3.55.

 

Т а б л и ц а 3.11

Jn	Kn	Qn+1
0	0	Qn
1	0	1
0	1	0
1	1

 

 

 

 

                                                                                                                     Рисунок 3.55

3.4.2 Регистры.

3.4.2.1 Назначение и классификация.

Регистр – это последовательностностное устройство для приема, хранения, преобразования и выдачи многоразрядных двоичных чисел.

 Регистры обладают большими функциональными возможностями. Широко распространены. Используются в качестве управляющих и запоминающих устройств, генераторов и преобразователей кодов, счетчиков, делителей частот и т.д.

Основными элементами регистра являются синхронные D-, RS-, JK-триггеры  с динамическим и статическим управлением.

Один триггер может запомнить 1 бит информации, т.е. его можно считать одноразрядным регистром. Т.к. ЭВМ оперирует с многоразрядными числами, то в качестве регистра используются наборы или цепочки триггеров.

Также в регистр входят КЛС в качестве вспомогательных элементов. Занесение информации в регистр – это операция ввода или записи. Выдача информации к внешним устройствам – это операция вывода или считывания. В отличие от ОЗУ информация хранится не больше  нескольких тактов.

Все регистры  делятся:

а)  по принципу действия на:

−  накопительные (регистры памяти, хранения);

−  сдвигающие (кратковременное хранение и преобразование кодов);

б) по способу ввода и вывода информации на:

−    параллельные;

−    последовательные;

−    комбинированные (параллельно-последовательные, последовательно-параллельные);

в) по направлению передачи:

−  однонаправленные (вправо или влево);

−  реверсивные;

г) по способу синхронизации:

−  однотактные;

−     многотактные;

д) по количеству каналов приема:

−       однофазные;

−       парафазные.

 

3.4.2.2 Регистр хранения.

На рисунке 3.56 приведена схема регистра с параллельным приемом и выдачей информации. На вход регистра хранения подается n-разрядное слово (X₁ …. X_n).

 

Рисунок 3.56

 

Здесь обозначены шины: П – приема, С – синхронизации, В – выдачи, Пр – преобразования информации, Уст. «0» – установка нуля на входах RS-триггеров.

Регистр хранения построен на RS-триггерах с логическими элементами  «И».

Входы R всех триггеров объединены и соединены с шиной сброса (Уст. «0»). Для установки регистра в «0» необходимо одновременно подать «1» по шине  Уст «0» и «С» (синхронизации, объединяющей тактирующие входы )

Приём информации или запись.

В следующем такте код Х₁, Х₂,…, Х_n параллельно поступает на входы логических элементов «И», одновременно сигнал «1» – по шинам П (прием) и С. Выходы «И» соединены со входами «S».

В разрядах, где Х_i=1 триггер устанавливается в  единичное состояние, где Х_i=0 – состояние триггера не меняется.

Выдача информации.

С прямого выхода триггера Q сигнал поступает на вход логических элементов «И». Вторые входы «И» объединены общей шиной выдачи «В» информации. На выходе регистра получаем прямой код Х₁,….Х_n.

При подаче сигнала по шине Пр- преобразование, который поступает на схему «И» , а на вторые входы «И» - с , на выходе «И» появляется обратный код  При считывании состояние триггера не меняется, т.е. считывание может производиться многократно без разрушения информации.

3.4.2.3 Регистры сдвига.

Регистры сдвига выполняют операцию сдвига – с приходом каждого тактового импульса происходит перезапись содержимого триггера каждого разряда в соседний без изменения порядка следования «1» и «0» .

Сдвиговые регистры делятся на:

−   со сдвигом информации вправо – в сторону младших разрядов;

−    со сдвигом в сторону старших разрядов;

−    реверсивные – со сдвигом  влево или вправо.

На схемах под символом RG ставятся стрелки

Регистры сдвига строятся на RS, JK, D, DV – триггерах, на одно- и двухступенчатых, одно- и многотактные. Может быть последовательный и параллельный ввод и последовательный и параллельный вывод.

3.4.2.4 Регистры сдвига на одноступенчатых триггерах.

На одноступенчатых триггерах  регистры строятся по двухтактной схеме (см. рисунок 3.57). Каждый разряд состоит из двух триггеров - основного и вспомогательного.

Основные триггеры образуют основной регистр RG1, вспомогательные триггеры – RG2.

Информация сдвигается за 2 такта: по сигналу С₂ содержимое основного регистра  RG1  переписывается  во  вспомогательный  RG2,  а по  сигналу С₁

Рисунок 3.57

 

переписывается снова в RG1, при этом информация сдвигается на 1 разряд вправо. Для сдвига на m-разрядов требуется m таких импульсов С₂  и С₁ . Две последовательности С₂  и С₁  можно заменить одной С₂ , соединив С₂ с шиной С₁  через инвертор.

3.4.2.5 Регистры сдвига на двухступенчатых триггерах.

При использовании двухступенчатых триггеров схема регистра сдвига упрощается (см. рисунок 3.58).

Рисунок 3.58

 В двухступенчатых триггерах первая ступень управляется сигналом С, а 2-ая − ­­­инверсным сигналом С. Выходы одних триггеров соединяются со входами других, сдвиг осуществляется каждым синхроимпульсом, поэтому называется регистром с однотактным сдвигом.

 Регистр сдвига числа влево представлен на рисунке 3.59, реверсивный – на рисунке 3.60, условное обозначение – на рисунке 3.61.

 

 

 

  

Рисунок 3.59

 

Рисунок 3.60

Рисунок 3.61

 

3.4.3 Счетчики

Счётчик – это последовательностная схема для подсчёта числа входных сигналов и хранения двоичного кода этого числа.

Используются для последовательного выполнения команд программ, подсчёта числа циклов выполненных операций, делителей частоты и т.д.

3.4.3.1 Классификация:

а) по основанию системы счисления:

   - двоичные;

   - двоично-десятичные;

   - с основанием не ≠ 2 и не ≠ 10;

б) по целевому назначению:

   - суммирующие;

   - вычитающие;

   - реверсивные;

в) по количеству разрядов:

   - одноразрядные;

   - многоразрядные;

г) по организации цепей переноса:

   - с последовательным;

   - со сквозным;

   - с параллельным;

   - с групповым;

д) по виду применяемых триггеров:

   - одноступенчатые;

   - двухступенчатые;

   - однотактные;

   - многотактные;

е) по порядку изменения состояния:

   - с естественным (код изменяется на 1);

   - с произвольным порядком счёта (значение кода изменяется больше, чем на 1);

   - пересчётная схема – выходной сигнал формируется только после подачи на вход определённого числа 1;

е) по способу переключения:

   - асинхронный;

   - синхронный.

3.4.3.2 Основные параметры:

а) модуль счёта, коэффициент пересчёта – количество поступивших на вход 1, возвращающих счётчик в исходное состояние.

М=2ⁿ, где n – число разрядов; 

б) ёмкость счётчика S=2ⁿ-1;

в) число разрядов n=log₂M;

г) быстродействие – определяется максимальной частотой переключения f_мах и разрешающим временем – минимальным временем между двумя входными сигналами при работе счетчика без сбоя.

3.4.3.3 Счётчики с последовательным переносом.

а) Суммирующие счетчики.

 Рассмотрим последовательность двоичных чисел – таблицу прямого счёта (см. таблицу 3.12). Видно, что соседний старший разряд изменяет свое состояние при переходе  младшего с 1 на 0, т.е. счётчик состоит из цепочки триггеров с инверсным динамическим управлением или двухступенчатых  MS-триггеров. В суммирующих счетчиках вначале подачей «1» на вход R триггеры устанавливаются в нулевое состояние.

 

Т а б л и ц а 3.12

Вход	Q3	Q2	Q1
0	0	0	0
1	0	0	1
2	0	1	0
3	0	1	1
4	1	0	0
5	1	0	1
6	1	1	0
7	1	1	1

 

 

 

 

 

  

На рисунке 3.62 представлен суммирующий счетчик с последовательным переносом, состоящий из  цепочки триггеров с инверсным динамическим управлением. Т-триггеры срабатывают от каждого входного             

Рисунок 3.62 

импульса. Этот счётчик также может быть делителем частоты. Каждый триггер старшего разряда переключается в 2 раза реже младшего.

На рисунке 3.63 представлен десятичный суммирующий счетчик. Счетчик имеет коэффициент пересчета 10. Он считает от 0 до 9. При поступлении на его вход десятого импульса все его выходы устанавливаются в нулевое состояние. В схеме использованы синхронные JK-триггеры. Первый триггер изменяет свое состояние с приходом каждого перепада входного сигнала, так как его J и K  входы принудительно подключены к логической единице. J-вход второго триггера подключен к инверсному выходу четвертого триггера, а там до прихода восьмого импульса также стоит единица. Этот триггер будет переключаться отрицательным перепадом напряжения, пришедшим с прямого выхода первого триггера, т.е. от 2,4,6,8 импульсов. Третий триггер переключится 4 и 8-ым импульсами.

С приходом восьмого импульса  установится состояние триггеров, когда на прямых выходах первых трех триггеров стоят логические нули, а на прямом выходе четвертого триггера – логическая единица. Девятый импульс переключит только первый триггер, при этом на его выходе будет положительный перепад, который не может воздействовать на другие триггеры.

Десятый импульс поставит в нулевое состояние первый триггер, и на его прямом выходе возникнет отрицательный перепад, который пройдет на С-входы второго и четвертого триггеров. На J-вход второго триггера поступает логический ноль с инверсного выхода четвертого, поэтому в каком бы состоянии он ни был, на его прямом выходе будет логический ноль. Через схему «И» на вход J четвертого триггера подается ноль. Триггер находится в единичном состоянии, и с приходом управляющего перепада на С-вход триггер сбрасывается в ноль.

Рисунок 3.63

 

б) Вычитающие счётчики.

Если рассмотреть таблицу обратного счёта, видно (см. таблицу 3.12), что старший разряд меняет свое состояние при изменении младшего разряда с «0» на «1».

В вычитающих счётчиках (см. рисунок 3.64) содержание его понижается на 1 с приходом каждого импульса. Счетчик построен на синхронных MS-T-триггерах.

Предварительно все триггеры устанавливаются в «1» подачей нулевого сигнала на входы S.

Рисунок 3.64

 

в) Реверсивный счетчик.

Реверсивный счетчик (см. рисунок 3.65) имеет цепи прямого и обратного счёта. С помощью схемы И-ИЛИ происходит переключение связей между триггерами.

На рисунке 3.66 приведено условное обозначение реверсивного счетчика.

 

Рисунок 3.65

 

Рисунок 3.66

 

3.5 Цифровые запоминающие устройства

Запоминающие устройства (ЗУ) составляют самостоятельный широко развитый класс микросхем средней, большой и сверхбольшой степени интеграции. Используются для записи, хранения и выдачи данных. По функциональному назначению запоминающие устройства можно разделить на следующие категории:

а)       оперативные запоминающие устройства (ОЗУ, или RAM – random access memory ‑ память произвольной выборки) предназначены для хранения переменной информации: программ и чисел, необходимых для текущих вычислений. Такие ЗУ позволяют в ходе выполнения программы заменять старую информацию новой. По способу хранения информации ОЗУ разделяют на статические и динамические;

б)   постоянные запоминающие устройства (ПЗУ, или ROM ‑ read only memory – память только для чтения) — матрицы пассивных элементов памяти со схемами управления, при выключении питания информация не разрушается. Постоянные ЗУ предназначены для хранения постоянной информации: подпрограмм, микропрограмм, констант и т. п. Такие ЗУ работают только в режиме многократного считывания. Постоянные запоминающие устройства можно разделить по способу их программирования на следующие категории:

1) масочные ПЗУ, т. е. программируемые при изготовлении. Данная разновидность ПЗУ программируется однократно и не допускает последующего изменения информации;

2) программируемые постоянные запоминающие устройства (или программируемые пользователем ‑ ППЗУ) — постоянные запоминающие устройства с возможностью однократного электрического программирования; они отличаются от масочных ПЗУ тем, что позволяют в процессе применения микросхемы однократно изменить состояние запоминающей матрицы электрическим путем по заданной программе;

3) репрограммируемые постоянные запоминающие устройства (РПЗУ) — постоянные запоминающие устройства с возможностью многократного электрического перепрограммирования. Репрограммируемые ПЗУ допускают неоднократное изменение своего содержимого.

Перепрограммирование осуществляют с помощью специально предусмотренных в структуре РПЗУ функциональных узлов. Элементом памяти в РПЗУ является полевой транзистор с плавающим затвором. Такие транзисторы под воздействием программирующего напряжения способны запасать электрический заряд под затвором и сохранять его много тысяч часов без напряжения питания. Указанный заряд изменяет пороговое напряжение транзистора: оно становится меньше того значения, которое имеет транзистор без заряда под затвором. На этом свойстве и основана возможность программирования матрицы РПЗУ. Однако время программирования довольно большое, что делает практически невозможным использование РПЗУ в качестве ОЗУ.

Стирание хранящейся в РПЗУ старой информации перед процедурой записи новой можно осуществлять по-разному. Часто это делают либо с помощью электрических сигналов, снимающих заряд, накопленный под затвором, либо с помощью ультрафиолетового излучения. В последнем случае для этих целей в корпусе микросхемы предусматривают окно из кварцевого стекла.

Основные параметры цифровых запоминающих устройств представлены в таблице 3.13.

Т а б л и ц а 3.13

Параметр	Обозначение	Определение
Информационная емкость	N	Число бит памяти в накопителе ЗУ
Число слов в ЗУ	п	Число адресов слов в накопителе ЗУ
Разрядность	т	Число разрядов в накопителе ЗУ
Коэффициент разветвления по выходу	Кр	Число единичных нагрузок (входов других ИМС), которые можно одновременно подключить к выходу ЗУ
Потребляемая мощность	Рс	Потребляемая ЗУ мощность в установленном режиме работы
Потребляемая мощность в режиме хранения	Рсх	Мощность, потребляемая ЗУ при хранении информации в режиме не выбора
Время хранения информации	t	Интервал времени, в течение которого ЗУ в заданном режиме сохраняет информацию
Быстродействие		Быстродействие количественно характеризуется несколькими временными параметрами, среди которых можно выделить в качестве обобщающего параметра время цикла записи (считывания), отсчитываемое от момента поступления кода адреса до завершения всех процессов в ИС при записи (считывании) информации

 

4 Аналого-цифровые и цифро-аналоговые преобразователи

 

Аналого-цифровой преобразователь (АЦП), англ. Analog-to-digital converter (ADC), — устройство, преобразующее входной аналоговый сигнал в дискретный код (цифровой сигнал). Обратное преобразование осуществляется при помощи цифро-аналогового преобразователя (ЦАП), англ. – Digital-to- analog-converter (DAC).

Преобразования аналоговых величин заключается в представлении некой непрерывной функции (например, напряжения) от времени в последовательность чисел, отнесенных к неким фиксированным моментам времени. Для преобразования аналогового (непрерывного) сигнала в цифровой необходимо выполнить три операции: дискретизация, квантование и кодирование.

 

4.1 Параллельные АЦП

 

Чаще всего в качестве пороговых устройств параллельного АЦП используются интегральные компараторы. Схемы типичного АЦП параллельного типа приведена на рисунке 4.1.

 

Рисунок 4.1

 

Число компараторов DA выбирается с учетом разрядности кода. Например, для двух разрядов понадобится три компаратора, для трех - семь, для 4-х - 15. Опорные напряжения задаются с помощью резистивного делителя. Входное напряжение Uвх подается на вход компараторов и сравнивается с набором опорных напряжений, снимаемых с делителя. На выходе компаратора, где входное напряжение больше соответствующего опорного, будет логическая 1, на остальных - логический 0. Естественно, при входном напряжении, равном 0, на выходах компараторов будут нули. При максимальном входном напряжении на выходах компараторов будут единицы. Шифратор предназначен для преобразования полученной группы нулей и единиц в двоичный код.

Параллельный АЦП является самым быстродействующим из всех, поскольку компараторы работают одновременно. Но есть весьма существенный недостаток. Как было сказано выше, разрядность такого АЦП определяется числом компараторов. При малой разрядности это еще не является существенным недостатком, но при увеличении разрядности схема становится очень громоздкой.

4.2 Последовательные АЦП

 

Последовательные АЦП бывают последовательного счета и последовательного приближения. Типичная схема АЦП последовательного счета приведена на рисунке 4.2.

 

Рисунок 4.2

 

На схеме буквами и символами обозначены следующие элементы: К - компаратор, & - схема "И", ГТИ - генератор тактовых импульсов, СТ - счетчик, #/A - ЦАП.

На один вход компаратора подается входное напряжение, на второй - напряжение с выхода ЦАП. В начале работы счетчик устанавливается в нулевое состояние, напряжение на выходе ЦАП при этом равно нулю, а на выходе компаратора устанавливается логическая 1. При подаче импульса разрешения "Строб" счетчик начинает считать импульсы от генератора тактовых импульсов, проходящих через открытый элемент "И". Напряжение на выходе ЦАП при этом линейно нарастает, пока не станет равным входному. При этом компаратор переключается в состояние логического 0 и счет импульсов прекращается. Число, установившееся на выходе счетчика, и есть пропорциональный входному напряжению цифровой код. Выходной код остается неизменным, пока длится импульс "Строб", после окончания которого счетчик устанавливается в нулевое состояние и процесс преобразования повторяется.

Такие АЦП имеют низкое быстродействие. Достоинством является сравнительная простота построения.

Более быстродействующим являются АЦП последовательного приближения, называемый также АЦП с поразрядным уравновешиванием. АЦП последовательного приближения показан на рисунке 4.3

В основе работы таких преобразователей лежит принцип дихотомии - последовательного сравнения измеряемой величины с ½, ¼, ⅛ и т. д. от возможного ее максимального значения. В таком АЦП используется специальный регистр - регистр последовательных приближений. При подаче импульса "Пуск" на выходе старшего разряда регистра появляется логическая 1, а на выходе ЦАП напряжение U1. Если это напряжение меньше входного, то в следующем по счету разряде регистра записывается еще логическая 1. Если же входное напряжение меньше, то логическая 1 в старшем разряде отменяется. Таким образом, методом проб перебираются все разряды - от старшего до младшего. На всю операцию преобразования требуется импульсов ГТИ всего в два раза больше количества разрядов. То есть АЦП последовательных приближений обладает более высоким быстродействием по сравнению с АЦП последовательного счета.

 

Рисунок 4.3

 

4.3 Последовательно-параллельные АЦП

Последовательно-параллельные АЦП представляют собой компромиссное техническое решение между параллельными и последовательными АЦП, в котором реализуется желание получить максимально возможное быстродействие при минимальных затратах и сложности.

На рисунке 4.4 приводится в качестве примера двухступенчатый АЦП. В многоступенчатых преобразователях процесс преобразования разделен в пространстве.

 

Рисунок 4.4

 

АЦП1 осуществляет "грубое" преобразование входного сигнала в старшие разряды. Сигналы с выхода первого АЦП поступают на выходной регистр и одновременно на вход быстродействующего ЦАП. Кружочек с плюсиком - это сумматор (суммирующий или вычитающий). Цифровой код преобразуется ЦАП в напряжение, которое вычитается из входного в сумматоре. Разность напряжений преобразуется с помощью АЦП2 в коды младших разрядов. В таких схемах ЦАП чаще всего выполняется по схеме суммирования токов с помощью дифференциальных переключателей, но могут быть построены по схеме суммирования напряжений.

Требования к точности АЦП1 выше, нежели ко второму. Оба АЦП параллельного типа. Допустим, и тот, и другой 4-хразрядные, в каждом используется по 16 компараторов. В итоге получается 8-ми разрядный АЦП всего на 32 компараторах, тогда как при построении по параллельной схеме понадобилось бы 28 - 1 = 255 шт. Быстродействие примерно раза в два хуже.

 

4.4 Цифро-аналоговые преобразователи

Цифро-аналоговые преобразователи предназначены для преобразования цифровых кодов в аналоговые величины, например, напряжение, ток, сопротивление и т. п. Принцип преобразования заключается в суммировании всех разрядных токов (или напряжений), взвешенных по двоичному закону и пропорциональных значению опорного напряжения. Другими словами, преобразование заключается в суммировании токов или напряжений, пропорциональных весам двоичных разрядов, причем суммируются только токи тех разрядов, значения которых равны логической 1. В двоичном коде вес от разряда к разряду изменяется вдвое. Наиболее распространены две схемы суммирования токов - параллельная и последовательная. На рисунке 4.5 приведена схема параллельного суммирования токов.

             Ключи S переключаются при уровне логической 1, подключая резисторы к источнику опорного напряжения. Через резистор протекает соответствующий весу разряда ток. Сопротивление резисторов прогрессивно изменяется в два раза от разряда к разряду.

 

 

 

 

 

 

 Рисунок 4.5 

При высокой разрядности сопротивления резисторов должны быть согласованы с высокой точностью. Особо жесткие требования предъявляются к резисторам старших разрядов, поскольку разброс тока в них не должен превышать тока младшего разряда. Вообще же, разброс сопротивления в n-м разряде должен быть меньше, чем:

Δ R / R = 2-n.

Отсюда следует, что разброс сопротивления, к примеру, в третьем разряде не должен превышать 12,5%, в 10-м разряде - уже 0,098%.

Такая схема обладает целой рядом недостатков, хотя она проста. К примеру, при различных входных кодовых состояниях потребляемый от источника опорного напряжения (ИОН) ток будет также различным, что несомненно повлияет на величину выходного напряжения ИОН. Кроме того, сопротивления весовых резисторов могут отличаться в тысячи раз, а это затрудняет реализацию таких резисторов в полупроводниковых ИС. Помимо этого, сопротивления резисторов старших разрядов могут быть соизмеримы с сопротивлением замкнутого ключа, а это приведет к погрешностям преобразования. И еще, в разомкнутом состоянии к ключам прикладывается довольно высокое напряжение, а это затрудняет их построение.

Для устранения указанных выше недостатков используется структура, которая приведена на рисунке 4.6.

В такой схеме задание весовых коэффициентов осуществляется с помощью резистивной матрицы постоянного сопротивления. Основным элементом матрицы постоянного сопротивления является делитель R-2R, показанный на рисунок 4.7. При этом должно выполняться условие: если делитель нагружен на сопротивление нагрузки, то его входное сопротивление также должно быть равно сопротивлению нагрузки.

 

Рисунок 4.6

 

 

Рисунок 4.7 

Поскольку ключи S соединяют нижние выводы резисторов с общей шиной питания, источник опорного напряжения работает на постоянную нагрузку, следовательно, его значение стабильно и не изменяется при любом входном коде ЦАП, в отличие от предыдущей схемы. Кроме того, резисторы 2R соединяются с общей шиной через низкое сопротивление замкнутых ключей S, напряжения на ключах небольшие (в пределах нескольких милливольт), что значительно упрощает построение ключей и схем управления ими, а также использовать опорное напряжение в широком диапазоне. В качестве ключей используются МОП-транзисторы. Поскольку выходной ток в таком преобразователе изменяется линейно, то имеется возможность умножения аналогового сигнала на цифровой код, если вместо опорного напряжения использовать аналоговый сигнал. Такие ЦАП называются перемножающими (MDAC).

В качестве переключателей тока могут также использоваться биполярные дифференциальные каскады.

 

Список литературы 

1.      Лачин В.И., Савелов Н.С. Электроника: Учеб. пособие – Ростов н/Д: Феникс, 2010. – 704 с.

2.      Опадчий Ю.Ф., Глудкин О.П., Гуров А.И. Аналоговая и цифровая электроника:  Учебник для вузов. Под ред. О.П.Глудкина. – М.: Горячая линия‑Телеком. 2005, – 768 с.

3.      Степаненко И.П. Основы микроэлектроники: Учебное пособие для вузов. ‑ 2-е изд., перераб. и доп. – М.: Лаборатория Базовых Знаний, 2004. – 488 с.

4.      Гусев В. Г., Гусев Ю. М. Электроника и микропроцессорная техника: Учеб.для вузов – М.: Высш. шк., 2006, – 800 с.

5.      Титце У., Шенк К. Полупроводниковая схемотехника: Справочное руководство – М.: Мир, 1982. – 512 с.

6.      Гершунский Б.С. Основы электроники и микроэлектроники: Учебник для вузов – Киев: Высща школа, 1989. – 424 с.

7.      Пейтон А.Дж, Волш.В. Аналоговая электроника на операционных усилителях. – М.: Бином, 1994. – 352 с.

8.      Аналоговые и цифровые интегральные микросхемы. Справочное пособие /Под ред. С.В.Якубовского. – М.: Радио и связь, 1985. – 432 с.

9.      Павлов В.Н., Ногин В.Н. Схемотехника аналоговых электронных устройств. – М.: Радио и связь, 2005. – 320 с.

10. Фолкенберри Л. Применение операционных усилителей и линейных ИС. – М.: Мир, 1985. – 572 с.

11. Алексенко А.Г. и др. Применение аналоговых ИС. – М.: Радио и связь, 1985. – 256с.

12. Алексенко А.Г. Основы микросхемотехники. ‑3-е изд. – БИНОМ.Лаб.знаний, 2004. – 448 с.

13. Прянишников В.А. Электроника: Полный курс лекций. – СПб.: КОРОНА принт, Бином Пресс, 2006. – 416 с.

14.   Жолшараева Т.М. Микроэлектроника. Интегральные микросхемы: Учебное пособие. Алматы: АИЭС, 2007. – 81 с.

15.    Т.М. Жолшараева. Схемотехника 1. Конспект лекций для студентов всех форм обучения специальности 050704 –Вычислительная техника и программное обеспечение. – Алматы: АИЭС, 2008. – 50 с.